请教高手DDR2设计问题。
1、我使用分离器件，如果使用ODT，是不是DQ,DQS前面不用添加22O电阻，如果加电阻，是加在靠近DDR CONTROLER还是靠近DDR2 SDRAM，
2、4片MT47H128M16需共用BA,RES#,WE#,等信号，是不是最好串联一个3O电阻，然后分支，在3O电阻前走线接RTT匹配电阻。
请高手指导下我设计。谢谢~
感觉你的设计还没入门，主要是没分清你设计的东西的原理。
简单几个问题，你设计加串阻干什么?如果用ODT，那个器件支持ODT，那个不支持，还是都支持?
你的RAM是什么拓扑结构，你分析过吗?不同的拓扑，不同的端接设计。
以前没有做过DDR2的设计，看别人的一些设计都是采用DIMM结构，我现在要直接用内存颗粒，连接方面就有些蒙了，
我的DSP是飞思卡尔的MPC8640，和DDR器件都支持ODT,
准备采用micron推荐的补偿结构，没有串联衰减电阻，BA,RES#,WE#...末端加上RTT的并联端接，DQ,DQS不需要端接。
现在就是BA,RES#，we#等需要同时驱动4块片子，我的端接改怎么连接啊，直接分支驱动，每块内存颗粒后面都并联端接，还是中途直接（或加1小电阻）分支，只端接一次。
请大侠指导哈。
我的RAM是4块16位的RAM,并联成一个64位的RAM，地址驱动线相同
[quote][/quote]
现在就是BA,RES#，we#等需要同时驱动4块片子，我的端接改怎么连接啊，直接分支驱动:
liqiangln:你的回答中，已经告诉我了：BA,RES#,WE#...末端加上RTT的并联端接
就是你的设计是采用菊花链的结构，是可以的。不过看你的速率了，太高了，也不建议菊花链，可以采用T型的。
DDR2如果想上1033M，必须T型，如果你就是533M，菊花链没问题。
小编，我采用T型结构，需要对每个分支分别进行阻抗匹配，
还是在分支节点进行阻抗匹配啊?
VTT做一次就可以,BA,RES#，we#串电阻后上拉到VTT再分成多路
placement 的时候有两种方法:
1.CPU, BA,RES#，we#串电阻.VTT电阻,DDR
2.CPU, BA,RES#，we#串电阻和VTT电阻 top 和bottom 对贴. DDR
BA,RES#，we#------信号经串电阻后,上拉到VTT,然后一分二,分别走到两片DDR中间再自第二次一分二
http://www.eda365.com/viewthread.php?tid=20332&extra=
或在资源区找
DDR layout guide
有我发的MPC DDR的layout guide