ddr2的data线可以挂几个颗粒？

各位兄弟好，小弟请教一个问题，一般的内存条颗粒是上下两面贴的，两两重合在一起，然后一组数据线是挂两个颗粒（分叉很小，因为是上下重叠，共用一个via），这样就要求颗粒的位宽（比如说常用的ddr2内存条，16个颗粒，要求颗粒为8位 位宽，两面贴，每面8颗，8x8=64，所以内存条一个rank的位宽是64位）。
但是现在我有个问题，比如我的设计是16位 位宽的颗粒（受采购的限制），这样就要求每组的数据线挂2个以上的颗粒，请教各位兄弟，一组数据线最多可以挂几个颗粒，如何计算的?拓扑机构应该是什么样的?
非常感谢各位兄弟

这个主要就是容性负载的问题，首先你要看自己CPU那边有几个CS信号，你知道每组数据线上挂几个颗粒，首先是受到CS信号数量的限制。如果CS信号是4个那么就是4个颗粒了，最好。然后你去仿真在一片颗粒操作的时候，数据线上还有3颗是未工作的，那么就是stub，并且还有容性，你仿真的时候主要注意信号的上升沿，看是否满足要求。

不是很懂