PCB双面布局

在cadence16.5中进行元器件的双面布局时，板子的top和bottom层元件都重叠在一起显示，影响布局。这种情况该怎么解决?新手一个，望大神们不吝赐教

关掉不需的层（top or bottom )

你是说去掉top层的对勾吗?但实际效果还是这样啊?

截图20171031202005.jpg(39.33 KB, 下载次数: 0)

下载附件 保存到相册

昨天 20:27 上传

搞定了搞定了，是package geometry里的pin class中的一些top层丝印之类的没有关掉。但还是要谢谢你啊！