微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 关于CMOS传输门方面的问题

关于CMOS传输门方面的问题

时间:10-02 整理:3721RD 点击:
这句话不是很懂“当0<vi<vdd-vgs(th)n时T1将导通”不过不清楚这个式子式是怎样得出来的,自己的理解是c=1时电平为vdd,推测具体连接时Vds与vgs呈串联关系,不过具体也不清楚,希望大神能够用具体的原理来给我讲一下?


传输门的工作情况如下:当C端接0,C’端接+5V时,输入信号vi的取值在0~+5V范围内,TN和TP同时截止,输入和输出之间呈高阻态,传输门是断开的。当C端接+5V,C’端接0时,vi在0-+3V的范围内,TN导通。vi在+2~+5V的范围内,TP将导通。由此可知,当vi在0~+5V之间变化时,TN和TP至少有一个导通。进一步分析还可看到,当输入电压变化时,使两管的栅源电压VGS均发生变化,而MOS管漏源间的等效电阻是VGS的函数,因此,两管漏源间的等效电阻随输入电压的变化而变化。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top