微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 关于CMOS反相器保护电路

关于CMOS反相器保护电路

时间:10-02 整理:3721RD 点击:
二极管正向导通压降是Vdf,当Vi>Vdd+Vdf时,D1导通,将T1,T2,栅极电位Vg钳在Vdd+Vdf,保证C2上的电压不超过Vdd+Vdf,这句话不是很清楚?自己的理解是Vi>Vdd+Vdf时,D1导通,c1和c2充电,而另一条回路是RS和c2对c2充电,但具体的有些不清楚诶,请大佬帮我分析一下。


这是保护电路,不要考虑充电问题,电容两端有压差就会充电的。这里主要是输入电压很高或者是负电压,大于VDD加二极管压降,二极管导通,使栅极电压不再上升或者下降,从而起到保护MOS管的效果。

请问一下那么没加输入电压之前栅极电压应该为VDD/2,输入电压大于VDD加二极管压降,那么C1上端电势为VDD,为什么说栅极电位Vg钳在Vdd+Vdf?具体不是很懂,希望大神能点拨一下

因为图上没标VDF,所以我认为它就是二极管的压降,C1上端是VDD,那么下端(也就是栅极)电位就是VDD+VDF了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top