微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 关于LAYOUT设计验证,连接性提示错误。请大师们指教!

关于LAYOUT设计验证,连接性提示错误。请大师们指教!

时间:10-02 整理:3721RD 点击:
LAYOUT设计验证,连接性提示错误。地线 没有连接。我看了其它的设计也是地线没连接。但不会提示错误。是不是我的设置有问题。



暑假了,想学习FPGA的同学们,可以利用暑假期间好好学习下FPGA,我们现在有款初学者的FPGA开发板利器,现在购买还有配套书籍赠送哦:
入门FPGA开发板:
https://item.taobao.com/item.htm ... &id=35911884243
赠送完全配套书籍:
https://item.taobao.com/item.htm ... amp;id=540865636294
有一定基础的同学,可以看下高端的开发板:
https://item.taobao.com/item.htm ... amp;id=520588767908
如果以上两款依然满足不了您的需求,更可以看下更高端的开发板:
https://item.taobao.com/item.htm ... &id=39939126777
有任何问题,欢迎旺旺 QQ来咨询哦!

虽然有些PCB地线没有连接,但是都打了过孔后铺铜了(一整片地),所以你需要铺完铜后再进行连接性检查

别人在内层接了地或都过孔后铺了地。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top