为了提高通信系统的可靠性，如何解决帧同步的问题？

如题。
在一个无线通信系统中，为了提高通信系统的可靠性，想在数据发送端编码完成后给每组数据（15个码字一组）添加一个帧头，在接收端检测帧头无误后去掉帧头，然后接受数据，这个过程想用硬件fpga实现，verilogHDL语言编程实现，求哪位大侠给个设计思路或者实现方法更好！现在还没积分，还望各位能慷慨能助小弟一臂之力！