McBSP技术在数据传输中的应用
接其后的相对于/CS下降沿来说的一个内部延迟检测(也就是对于/CS下降沿的FS保持时间,最小为9 ns)。综上所述,为了保证TLV1572能正确锁定在DSP模式下,在/CS变低后FS要至少维持15ns的时间。
在确保TLV1572工作在DSP模式下后,也就是FS的低电平至少要维持15 ns的时间后,TLV1572 A/D要在每一个SCLK时钟信号的下降沿检测FS的电平状态,一旦FS变高,说明A/D进入复位状态,之后当FS变低时,TLV1572等待DSP锁存第一个0。这里,FS的上升沿对于对SCLK的下降沿来说有一个FS的建立时间(至少10 ns),然后相对应这个SCLK的下降沿,FS有一个保持时间(至少要4 ns)。满足至少上述的14 ns后,FS才能变低。
采样从FS变低后的第一个SCLK的下降沿开始,一直到输出第6个0时的那个SCLK的上升沿,在这个SCLK的上升沿,开始转换并输出相应转换的数据,这里有1 bit的延迟,而DSP对转换数据的采样发生在SCLK的下降沿。经TLV1572转换的数据前导有6个0,之后才是转换的由高位到低位的10 bit数据输出。也就是说TLV1572对一次的数据完整转换需要16个SCLK。如果在第16个SCLK时钟的下降沿检测到FS变高了,则在即后的下一个SCLK,也就是第17个SCLK开始下一次的新的数据的采样与转换,这样就实现了TLV1572的对数据的连续转换。
2 软件构成
当所传输的信号从TLV1572的模拟信号输入端输入后,TLV1572再对输入的信号进行采样,并将采样后的数据传送到DSP。程序主要包括初始化DSP和缓冲串口McBSP,将McBSP配置为接收器,包括复位MeBSP的接收器,根据需要对McBSP的寄存器编程,使能接收器,启动A/D,采集数据并存储,其流程如图5所示。
在对DSP的McBSP进行操作时,McBSP的内部采样率发生器的输出时钟CLKG驱动给CLKR,CLKR同时提供给A/D的SCLK。而McBSP的采样率发生器的时钟源(CLKSRG)由CPU提供的,对CPU时钟进行分频以产生CLKG。由于CPU的时钟极性总为正,因此CPU时钟信号的上升沿产生CLKG的上升沿。对采样率发生器的寄存器编程后,要等待2个CLKSRG(时钟源)周期以确保内部同步。当采样率发生器使能后,要等待2个CLKC周期,以保证采样率发生器稳定工作。在CLKSRG的下一个上升沿,CLKRG变为1,启动频率如式(1)所示的时钟。
帧同步信号(内部FSR),对于串口来说,都是内部信号,都是高电平有效。如果将串口配置成外部帧同步(FSR输入到McBSP),且FSRP=1(接收帧同步信号低有效),则外部低电平有效的信号在送给接收器(内部FSR)之前要做转换。当McBSP的FSR为输入时,McBSP在CLKR的下降沿检测这个FSR信号。到达DR引脚的接收数据,也在内部CLKR的下降沿采样。这里的内部时钟CLKR是由采样率发生器时钟(CLKG)驱动,内部送给McBSP。
接收器可以在时钟的上升沿可靠的对输入数据进行采样。接收时钟的极性(CLKRP)设置成采样接受数据所用的沿。注意:McBSP总是在内部CLKR的下降沿对数据采样,因此如果CLKRP=1,且选择内部时钟(CLKRM=1),则内部下降沿触发的时钟,在送给CLKR引脚输出之前,要转换成上升沿触发的时钟。
DSP的CPU或DMA控制器与McBSP的通信,是通过16 bit的寄存器访问内部的外设总线来实现的。McBSP的数据接收寄存器2个,DRR1和DRR 2,当字长小于16 bit时使用DRR1。把McBSP要传输的串行字定义成为16 bit(刚好是10 bit A/D转换数据出的6个0+10 bit二进制数),并自行定义McBSP传输数据的一帧就是16 bit。这样McBSP接收完一帧数据后,就触发中断,进行这一帧数据的存储,然后进行下一帧数据的采样转换与传输,直到数据传输采集完毕。
下面是MeBSP配置成接收器要做的操作。
1)全局设置包括设置接收器的引脚为McBSP的引脚、使能或者禁止数字回环模式、使能或者禁止时钟停止模式、使能或者禁止多通道选择模式。
2)设置数据 即选择每个接收帧是单段还是双段、设置接收字长、设置帧长度、使用或者禁止忽略接收帧同步功能、设置接收压缩扩展模式、设置接收数据延迟、设置接收数据扩展和校验模式、设置接收中断模式。
3)帧同步设置 即设置接收帧同步模式、设置接收帧同步极性、设置采样率发生器帧同步周期和脉冲宽度。
4)时钟设置 即设置接收时钟模式、设置接收时钟极性、设置采样率发生器的时钟分频值、设置采样率发生器的时钟同步方式、设置采样率发生器的时钟模式(选择输入时钟)、设置采样率发生器输入时钟的极性。
调试程序所用的软件是TI公司的Code Composer Studio(CCStudio),它是TI公司开发的专用于进行TMS320系列DSP软件设计的集成软件开发环境。McBSP初始化程序如下:
3 结束语
本文以TMS320VC5502 DSP芯片与TLV1572模数转换
- Reed Solomon编解码器的可编程逻辑实现(06-21)
- WinCE下光电编码器的驱动程序设计(04-12)
- 一种基于DSP的张力、深度、速度测量系统(04-15)
- 用数字信号处理器优化视频编码器(03-11)
- 基于TMS320DM6446的H.264编码器实现与优化 (02-18)
- 基于ADSP-BF561的H.264视频编码器的实现(01-10)