SoC FPGA上的策略考虑

件供应商。与2000年相比，这种广泛性在2011年表现出很大的不同。对于其规模和多样性而言，嵌入式市场总体上向速度更快、功能更强的处理器发展;例如，16位微控制器逐渐被32位CPU替代。同时，四种应用最广泛的体系结构进一步增强了对32位 CPU 系列的支持，这些体系结构包括：ARM ®、MIPS ®、PowerPC ™和 x86。之所以对其进行增强，主要是因为软件特性和功能重用 (10)。结果，采用了这些 CPU体系结构之一的SoC FPGA能够占据更大的市场，因此，供应商更愿意在这类半导体上加大投入。

　　平台效应

生产商、用户和辅助支撑系统在产品上彼此之间会有影响时，就会出现网络效应 (11)，或者称为平台效应。平台效应的基本原理是某一种产品或者标准的应用越多，它在用户基础和辅助支撑系统中的价值就越高。结果，用户基础和辅助支撑系统就会在这种技术上加大投入，从而吸引更多的应用，产生一种自我增强的良性循环。熟悉的例子包括PC (12)、视频记录格式 (13) 和社交网站等。

一般而言，有可能产生自我增强循环的产品将会在这种循环中不断发展，这是因为参与到新产品中的所有成员都会获得较高的 ROI。平台一旦开始启动后，它会吸引更多的投入，活跃的市场很快就会转向这一标准。

SoC FPGA 极有可能看到这种平台效应。随着 SoC FPGA 的不断发展，用户将非常愿意重新使用他们在多种系统中使用过的 FPGA IP 和设计软件。例如，CPU 辅助支撑系统中的成员愿意尽可能少的去学习 FPGA开发工具，而 CPU供应商则希望减少 FPGA开发工具的数量。结果，支持多家供应商和 CPU体系结构的SoC FPGA平台很有可能触发这种平台效应，帮助这些用户和辅助支撑系统成员获得很大的优势。

　　Altera 的方法

Altera在嵌入式系统上进行了多年的创新投入后，已经启动了“嵌入式计划”，目的是建立一个基于一种 FPGA设计流程方法的多家供应商、多 CPU 体系结构 SoC FPGA 平台。FPGA设计流程方法可以用作多种 SoC FPGA的基础，以及使用软核CPU和其他软核IP 的 SoC 解决方案。可以从 Altera 获得 ARM ( 硬核 )、MIPS ( 软核)和Nios® II (软核 ) CPU，而 Atom E6X5C 可配置处理器由 Intel 提供。这种集成方法在一种 FPGA 体系结构和设计流程中统一了三种主要的CPU体系结构以及最流行的基于FPGA的软核CPU。

　　推动创新

FPGA设计流程集成方法旨在激励辅助支撑系统从主要处理器体系结构转向投入单一FPGA平台和工具流程，从而带来丰富的工具、应用软件、操作系统软件和专业知识支持。随着数百家全球辅助支撑系统成员在 CPU体系结构上的投入，这一FPGA平台及其越来越多的工具、软件和IP应用越来越广泛，对系统设计人员越来越重要，表明其价值定位将促进应用，从而推动了良性平台循环。

　　提供功能强大的工具和 IP

这一多供应商平台的关键组成是对 FPGA 逻辑进行编程的 Quartus ® II 软件流程。除了这些优点 (14)，Quartus II 软件还包括 Qsys 系统集成工具，它采用了 Altera 的第二代交换架构技术，用于加速软核 IP 的开发、重用和集成。基于 GUI 的 Quartus II 软件有免费的网络版和拥有完全许可的版本，其设计流程包括系统设计和时序收敛方法、在系统验证以及第三方EDA工具支持，满足了效能和性能需求。

除了 Altera 传统的 Avalon ®存储器映射 (Avalon-MM) 接口和数据通路总线接口规范，Qsys还支持ARM AXI ™标准，可以采用自动的 “混合匹配”方法来集成基于Avalon的IP和基于AXI的 IP。Qsys支持您利用直观快速的设计经验，在通用平台上方便的进行设计重用和在系统验证，实现基于 ARM 和 Intel 的 SoC FPGA，以及 MIPS 和 Nios II 软核 CPU SoC 实现。

定制 28-nm 系列器件

Altera 的 28-nm FPGA 系列器件是业界最全面的器件，针对用户的各种设计需求进行定制 (15)。Altera为各种最终应用需求提供非常优异的FPGA体系结构和工艺技术——性能最好的高密度 Stratix ® V 器件，成本最优的大批量 Cyclone ® V 器件，以及在性能和成本上达到均衡的中端 Arria ® V 器件。全系列 SoC FPGA 受益于这种定制方法。

Altera 最新的 SoC FPGA 将含有基于 ARM Cortex-A9MP 内核的高级处理器模块，如图2所示：

图 2.Altera SoC FPGA 体系结构

Altera SoC FPGA 体系结构在 ARM-Cortex A9 子系统中将含有多种硬核 IP，以及高性能多端口存储器控制器，以提高存储器带宽。FPGA和 CPU子系统之间的宽带低延时互联将支持高性能应用和高效的FPGA硬件加速。高级内部交换架构将支持高效的