基于W3150A的虚拟仪器通用以太网接口设计
端口的端口号, 设置该端口目的主机IP地址和端口号, 以及端口接收和发送数据控制等。
2 以太网接口的硬件设计
本接口的硬件设计主要包括FPGA 与W3150A+的接口设计, 物理层芯片RTL8201与W3150A+的接口设计以及时钟模块和电源模块的设计。其硬件设计框图如图2所示。
图2 硬件设计结构框图。
2.1 W3150A+与FPGA的接口设计
随着半导体技术的飞速发展, FPGA (FieldProgrammable Gate Array) 的计算能力、容量以及可靠性有了很大的提高。它正以高度灵活的用户现场编程功能、反复可改写功能、高可靠性等优点, 成为数字电路、数字信号处理等领域的新宠。
考虑到成本、实用性以及功耗, 本设计选用的FPGA 芯片是Altera 公司MAXII 系列的EPM570GT100C4。MAXII系列器件是一种非易失性CPLD, 采用0.18μm的制造工艺, 并包含有240到2210个逻辑单元和8Kbits非易失性存储器, 它相对于其他的CPLD可以提供快速、稳定、数量更多的I/O管脚。
W3150A+与微处理器芯片的接口方式有三种: 直接总线接口模式、间接总线接口模式和SPI模式。其中直接总线接口模式适用于大数据量传输的情况; SPI模式的接口连线较少, 适用于数据量不大, 传输速率相对较低的情况; 间接总线接口模式下的数据传输性能则介于它们两者之间。本系统采用直接总线接口模式, 以便最大限度地提高数据的传输速率。其具体的接口电路如图3所示。
图3 W3150A+与FPGA的接口电路。
2.2 物理层芯片与W3150A+的接口设计
RTL8201BL是一个单端口的物理层收发器,它只有一个MII/SNI (媒体独立接口/串行网络接口) 接口。可用于实现全部的10/100M以太网物理层功能, 包括物理层编码子层(PCS)、物理层介质连接设备(PMA)、双绞线物理媒介相关子层(TP-PMD)、10Base-Tx编解码和双绞线媒介访问单元(TPMAU)。PECL接口可支持连接一个外部的100Base-FX光纤收发器。这款芯片使用先进的CMOS工艺制作, 可以满足低压低功耗的需求。
RTL8201BL与W3150A+可通过标准MII接口相连, 其中引脚RX_CLK、RXDV、RXD [0:3] 以及COL用于数据的接收, 而TX_CLK、TXE、TXD[0:3] 用于数据的发送。其具体的电路图如图4所示。
图4 物理层芯片与W3150A+的接口电路。
3 数据传输的实现过程
通过控制器对寄存器进行读写访问操作, W3150A+就可以进行网络连接。下面介绍具体的操作过程。
首先应进行初始化。初始化设置包括基本设置、网络信息设置, 端口存储器信息设置等, 设置完后就可进行数据传输。数据传输可以采用TCP、UDP、IP_RAW和MAC_RAW模式进行, 并可在端口n模式寄存器(Sn_MR)的协议类型中选择通信模式。其中, 基本设置包括模式寄存器(MR)、中断屏蔽寄存器(SIMR)、重发时间寄存器(RTR)、重发计数寄存器(RCR) 等; 设置网络信息包括设定网关(GAR)、设定源硬件地址(SHAR)、设定子网掩码(SUBR)、设定源IP地址(SIPR) 等; 而设置端口存储器信息则主要是设定发送缓冲区和接收缓冲区的大小分配, 具体可通过设置RMSR、TMSR寄存器实现。
本系统在FPGA芯片EPM570GT100C4的基础上可利用软件Quartus II来开发逻辑控制功能, 从而实现对W3150A+的控制。其主要端口如下:
nrst: 复位输入键, 低电平有效;
clk : 时钟输入;
nwrst 复位输出, 可复位W3150A + 和
RTL8201;
nwr: 对W3150A+写使能信号, 低电平有效;
nrd: 对W3150A+读使能信号, 低电平有效;
ncs: W3150A+片选信号, 低电平有效;
address: 15位地址信号;
data: 8位数据信号;
本接口通信设计采用的是UDP通信方式, 其通信流程图如图5所示。
图5 UDP通信流程图。
端口初始化主要是对端口进行初始化, 包括设置UDP模式、设置端口号, 设置OPEN命令;通过Sn_RX_RSR寄存器的值可检测是否收到数据, 若非零, 即进入数据接收处理; 接收处理时, 首先读取Sn_RX_RSR寄存器的值, 即接收数据字节数, 然后计算偏址和实际物理地址, 再根据物理地址读取数据。在读取数据过程中, 如果物理地址到达该端口设定的高限地址, 则先读高限地址的数据, 然后将物理地址改为基地址, 然后再从基地址继续读取剩余的数据。读完所有的数据后, 可将Sn_RX_RR的值加上读取的数据长度, 然后写入Sn_RX_BASE, 最后再向端口n的指令寄存器写入RECV命令。
发送数据? /发送处理的实现过程是首先读取S_TX_FSR寄存器的值以便能使用发送数据空间的大小来计算偏址和实际物理地址, 然后再从物理地址写入要发送的数据。在发送数据过程中, 如果物理地址已到达该端口设定的高限地址, 则先将数据写入高限地址, 然后再将物理地址改为基地址, 接着
- 基于虚拟仪器的特性测试参数数据库的设计(06-24)
- 一种基于PCI总线和DSP技术的虚拟仪器设计(03-16)
- 基于PCI总线和DSP技术的虚拟仪器系统设计(04-18)
- 9种以太网接口的设计与实现,涵盖原理分析及电路图等(11-01)
- NI CompactRIO和LabVIEW在赛车测试中的应用(03-19)
- 图形化系统设计加速应用实现和创新(11-04)