微波EDA网，见证研发工程师的成长！ 2025婵犵數濮撮惀澶愬级鎼存挸浜炬俊銈勭劍閸欏繘鏌ｉ幋锝嗩棄缁炬儳娼￠弻鐔告綇閸撗呮殸缂備胶濯崹鍫曞蓟閵娾晜鍋嗛柛灞剧☉椤忥拷04闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈡晜閽樺缃曢梻浣虹帛閸旀洟骞栭銈囦笉妞ゆ牜鍋為悡銉╂煟閺囩偛鈧湱鈧熬鎷�26闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈡晝閳ь剛绮ｅΔ浣虹闁瑰瓨鐟ラ悘鈺冪磼閻欌偓閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟� 闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈠Χ閸屾矮澹曞┑顔结缚閸樠冣枍瀹ュ洠鍋撶憴鍕；闁告濞婇悰顕€宕堕澶嬫櫌婵犵數濮撮幊澶愬磻閹捐閿ゆ俊銈勮兌閸欏棝姊虹紒妯荤闁稿﹤婀遍埀顒佺啲閹凤拷闂傚倸鍊搁崐鎼佸磹閻戣姤鍤勯柤鍝ユ暩娴犳艾鈹戞幊閸婃鎱ㄧ€靛憡宕叉慨妞诲亾闁绘侗鍠涚粻娑樷槈濞嗘劖顏熼梻浣芥硶閸ｏ箓骞忛敓锟�

双供电DSP电源设计的总线冲突

时间：12-05 来源：互联网点击：

　　TMS320F2812的内核和I/O采用双供电方式，在设计系统时必须保证如果其中的一种电压低于要求的操作电压，则另一个电压的供电时间不能超出要求的时间。此外，在系统上电过程中，DSP需要根据相关的引脚电平对其工作模式进行配置，因此要求内核要先于外部I/O供电。为了保障系统的稳定性和运行寿命，必须进行综合考虑，系统设计过程中供电顺序也是其中设计之一。在上电过程中，系统内核供电要和I/O缓冲供电尽可能同时，这样可以保障I/O缓冲接收到正确的内核输出，并防止系统的总线冲突。

　　实际上在DSP系统设计时，防止DSP的IJO引脚同外设之间的总线冲突是系统设计的一个重要方面，需要控制内核和IJO的上电次序。由于总线的控制逻辑位于DSP内核模块，I/O供电先于内核供电会使DSP和外设同时配制成输出功能引脚。如果DSP与外设输出的电平相反将会产生总线冲突。图1给出了一个简单的双向口，此时会有较大的电流流过相反电平的通道。因此，系统设计时要求内核和外部I/O同时供电，从而避免总线控制信号处于不定状态时的冲突。如果内核先于I/O掉电，总线控制信号又处于不定的状态，也会导致有较大的电流流过I/O和DSP内核。因此，正确的上电、掉电次序（内核先上电后掉电）是保证系统可靠性，延长器件使用寿命的一种必要措施。

闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偛顦甸崹楣冨箛娴ｅ湱绋佺紓鍌氬€烽悞锕佹懌闂佸憡鐟ョ换姗€寮婚悢纰辨晬闁挎繂娲ｅЧ妤呮偡濠婂懎顣奸悽顖涘浮閹瑦绻濋崶銊у帾婵犵數鍊埀顒勫磻閹剧粯鐓涢悗锝庡亞婢у灚鎱ㄦ繝鍛仩闁圭懓瀚版俊鎼佸Ψ閿旀儳缍掗梻鍌欒兌閹虫捇宕甸弽顓炵闁跨噦鎷�...
　图1 双向端口总线冲突示意图

上一篇：基于51单片机的TM卡水表控制系统设计
下一篇：基于51单片机与Lonworks的可视对讲系统设计

总线冲突双供电相关文章：

鐏忓嫰顣舵稉鎾茬瑹閸╃顔勯弫娆戔柤閹恒劏宕�

栏目分类