PXI总线仪用模块的设计与实现

　　3.1 PXI仪用模块精密时基的设计
　　
　　通常一个PXI仪用模块应有三个时基源： PXI_CLK10参考时钟、外部（前面板）10MHz参考时钟或65MHz时基、PXI_TRIG[7]或PXI_STAR提供的采样钟。模块精密时基的设计包括时基的生成和传送。由于A/D转换器的采样时钟频率为65MHz，所以模块的时基频率可以定为65MHz。如果利用10MHz参考时钟，还必须通过PLL进行倍频，显然倍频系数不是整数。当不同的模块利用PXI_CLK10获取65MHz采样钟作为时基时，不同模块间的采样钟很难达到相位同步。为了保证所有模块同步，如前所述，可将这个采样钟通过PXI_TRIG[7]、PXI_STAR[0:12]传送给其他外设槽。对于多台仪器的同步应用，最好通过用户前面板由外部提供时基源。
　　
　　由于有多个时基源，且通常时钟的电平是TTL电平，可采用5V耐压的电平转换多路复用/解复器进行选择。这里选用SN74CB3T3253和SN74CBT16244，其传播时延均小于0.25ns。EP1C6Q248内部有两个PLL，一个PLL用来从10MHz参考钟获取时基，一个用于获取数据传输和SDRAM控制器的80MHz时钟。精密时基的获取和源出电路如图3所示。时基源的选择和时基信号的源出由用户通过软件进行配置。

3.2 触发控制器的设计
　　
　　除了上述的精密时基，仪器同步机制的另外一个关键是触发系统。不论是简单测试系统还是综合测试系统，一个测试系统的动作起点（epoch）依赖于一定的事件。事件有简单的，如一个信号电平的变化，较为复杂的是多个信号的组合变化，如熟知的逻辑分析仪。对于综合测试系统，激励信号和测试信号就更多，而且是相互关联的，一般意义上，激励信号集和测试信号集可以用状态空间来描述和分析，而事件就是状态空间的某种迁移，单个信号的变化和数个信号的组合变化则是状态空间迁移的特例。在对同一个被测对象进行测试时，为保证仪器的某个模块上所发生的事件能同时通知到其他模块或仪器，通常采用一套硬件触发机制或精密时钟协议来实现，如最新架构的LXI仪器采用PTP来实现仪器的同步。实际上硬件触发机制只有硬件延迟，而采用协议实现同步的仪器的精度很难做到ns级，如LXI的同步精度为亚微秒级，故LXI规范仍保留了硬件触发机制即A类LXI来满足对同步精度要求较高的应用。PXI是通过硬件触发机制来实现仪器同步动作的，通过PXI_STAR总线、PXI TRIG总线实现仪器系统中各模块发生的事件的相互通知。根据触发电路的实现方式不同分为PXI同步触发和PXI异步触发，同步触发的参考钟为PXI_CLK10，有一定的时序要求。
　　
　　PXI仪用模块的触发源有:用于不同仪器同步的外部TTL触发源（同步触发或异步触发）、外部模拟电平变化触发源（上升沿触发源或下降沿触发源）、PXI_STAR触发源、PXI TRIG触发源、软件触发源等。多通道高速数据采集模块通过PXI_STAR总线或PXI TRIG总线传送给其他模块或通过外部双向触发信号线传送给其他仪器的触发源采用PXI同步触发，由于采样时钟频率远高于PXI_CLK10频率，在不违背PXI同步触发时序要求的前提下，同步触发的参考时钟可以是仪用模块的时基，这样构建的综合测试系统的同步精度可以达到理想的情况。多通道高速数据采集模块的触发结构如图4所示。最终处理的触发信号送给FPGA1中的采样和存储控制模块，有选择地通过PXI触发总线送给其他PXI模块，以及通过外部触发信号送给其他仪器。

　　此外，根据相对于事件的同步时机的不同，触发分为负延迟触发（Pre-trigger）、零延迟触发（Post-trigger）、正延迟触发（Delay-trigger）等模式，通过硬件和软件共同实现。实测表明，当信号发生器的同一个信号输出到不同采集模块上，在不同触发模式下，其波形在时间上完全重合，达到了仪器的同步要求。

　　4 EMC设计
　　
　　PXI是个仪用平台，对机箱环境已经做了充分的EMC设计，PXI底板通过PXI J1、J2连接器向PXI模块供电。PXI模块通常分为模拟和数字两个部分，模拟部分靠近前面板，数字部分靠近PXI连接器。为了增强PXI仪用模块的抗干扰性能并避免对其他模块的干扰，PXI模块还需要针对PXI机箱的结构特点精心设计电源，特别是参考地平面的安排。
　　
　　由于仪用模块通常是模/数混合电路，将模拟地与数字地隔离，模拟地与前面板相连，则数字电路的电流回路通过PXI连接器回到底板地，模拟电路的电流回路只能通过前面板→PXI底板的金属框架（或者金属机箱）这一通路直接流回大地，有效地避免了数字电路通过电源或地对模拟电路的干扰，如图5所示。但两个地若完全隔离，热拔时前面板与PXI底板和机箱的联结将脱离，模拟电路的电流回路断开，造成静电无法释放，因此在两个地平面之间串上一个比数字地到底板地之间的阻值高得多的电阻来解决模拟电路的静电释放问题，这个电阻值通常在10Ω～100kΩ之间选择。模拟电源采用π型滤波，电感两端的解耦电容分别与数字地和模拟地相连。