新型集成电路简化嵌入式POL DC/DC转换器设计
LTC3770 工作细节
在一般工作情况下,高端的 MOSFET 按照由单次计时器决定的固定时间间隔接通。当高端的 MOSFET断开时,低端的 MOSFET 接通,直到电流比较器 ICMP 跳变为止,然后再重新启动单次计时器并启动下一个周期。通过用检测电阻或低端MOSFET 的导通电阻来检测SENSE+(SSOP 封装上为 PGND)和 SENSE-(SSOP封装上为SW)引脚之间的电压以决定电感器电流。ITH引脚上的电压按照电感器谷值电流设置相对应的比较器门限。误差放大器EA 通过比较反馈信号 VFB 和由 VREFIN引脚设置的基准电压来调节这个电压。如果负载电流增大,那么反馈电压相对基准电压会下降。然后 ITH电压会上升,直到电感器平均电流再次与负载电流相等为止。
在低负载电流时,电感器电流可以降至零并变为负值。反向电流比较器 IREV 检测出这种变化之后关闭M2,从而引起断续工作。两个开关将保持关状态,由输出电容器为负载供电,直到 ITH电压上升到高于零电流水平(0.75V)以启动另一个周期为止。PFB 引脚低于 0.6V 时,比较器 F禁止以断续模式工作,强制以连续同步模式工作。
工作频率完全由高端 MOSFET的接通时间和保持电压稳定所需的占空比决定。单次计时器产生与理想占空比成正比的接通时间,因此可保持VIN有变化时频率近似恒定。标称频率可以用外部电阻器RON来调节。
内部25ms电源不良时标定时器到期以后,如果输出反馈电压在稳压点附近存在±10%的窗口,那么过压和欠压比较器 OV 和 UV 就会把 PGOOD 输出拉低。此外,在过压情况下,M1 断开,M2立即接通并保持接通状态直到过压状态消失为止。
如果输出对地短路,就提供折返电流限制。随着VFB下降,被缓冲的电流门限电压ITHB被拉低并箝位到0.9V。在VFB 接近 0V 时,这可将电感器谷值电流降低至最大值的 1/10。在启动时禁止折返电流限制。
LTC3770 的裕度是电阻可编程的。放置在可编程裕度输入引脚和地之间的电阻设置裕度电流。这个电流与VREFOUT 和 VREFIN 引脚之间的电阻相乘,设置并决定裕度电压偏移。此外,裕度功能的 MSB 和LSB
逻辑输入共同决定该集成电路是处于高裕度、低裕度还是无裕度状态。就需要在测试期间改变电源电压以给系统增加压力的用户而言,这个功能尤其有用。
LTC3770
能用电容器自己实现软启动或跟踪另一个电源的输出。把这个器件配置成自己实现软启动时,要把一个电容器连接到TRACK/SS 引脚。如果 RUN 引脚电压低于 1.5V,那么 LTC3770就被置为低静态电流关断状态。在关断状态,TRACK/SS 引脚被主动地拉低电平。一旦 RUN 引脚电压高于 1.5V,LTC3770 就被加电。然后,1.4mA 的软启动电流开始对软启动电容器CSS充电。为了以软启动模式工作,引脚 Z1 必须接地。
当这个器件配置成跟踪另一个电源时,另一个电源的反馈电压由一个电阻分压器复制并加到 TRACK/SS引脚上。在这种情况下,引脚 Z1 应该连接到 INTVCC上,以在这一模式中关断软启动电流。因此,这个引脚上的电压斜坡率由另一个电源输出电压的斜坡率决定。
DC 转换器 设计 POL 嵌入式 集成电路 简化 新型 相关文章:
- 基于DSP的广播级数字音频延时器(06-07)
- 二维DCT编码的DSP实现与优化(09-08)
- 基于AD9268的短波接收全数字传输结构(07-25)
- 基于DSP的JPEG图像压缩的设计与实现(08-02)
- 多片DDC芯片HSP50214B与DSP接口电路设计(08-21)
- DSP与数据转换器协同工作所必须考虑的10大因素(01-26)