数据处理指令之: EOR逻辑异或指令
6.2 EOR逻辑异或指令
1.指令的编码格式
逻辑异或EOR(Exclusive OR)指令将寄存器Rn>中的值和shifter_operand>的值执行按位“异或”操作,并将执行结果存储到目的寄存器Rd>中,同时根据指令的执行结果更新CPSR中相应的条件标志位。
指令的编码格式如图6.3所示。
图6.3 EOR指令的编码格式
2.指令的语法格式
EOR{cond>}{S} Rn>,Rn>,shifter_operand>
① cond>
为指令编码中的条件域。它指示指令在什么条件下执行。当cond>忽略时,指令为无条件执行(cond=AL(Alway))。
② S>
S位(bit[20])决定指令的执行是否影响CPSR中的条件域。当S位清0时,指令执行不影响CPSR。当S位置位时(并且不是r15),则有以下规则。
· 如果结果为负,则标志位N置位;否则清0(也就是说N等于结果的第31位)。
· 如果结果为0,则标志位Z置位;否则清0。
· 当操作定义为算术操作(ADD、ADC、SUB、SBC、RSB或RSC)时,标志位C设置为ALU的进位输出;否则设置为移位器的进位输出。如果不需要移位,则保持C。
· 在非算术操作中,标志位V保持原值。在算术操作中,如果有从第30位到第31位的溢出,则置位;如果不发生溢出,则清0。仅当算术操作中操作数被认为是2的补码的有符号数时,这个标志位才有意义,而且指示结果超出范围。
若指令中的目标寄存器Rd>为r15,则当前处理器模式对应的SPSR的值被复制到CPSR寄存器中。用户模式和系统模式下,由于没有相应的SPSR,指令的执行结果不可预知。
③ Rd>
指定目标寄存器。
④ Rn>
指定第一个源操作数寄存器。
⑤ shifter_operand>
使用ARM的通用寻址模式确定第二个源操作数。它影响指令编码格式中的I(bit[25])位和shifter_operand(bits[11∶0])位。
注意 | 当指令的编码格式中I位等于0,并且移位操作数shifter_operand中bit[7]和bit[4]也都等于1,则指令并非EOR指令。详情请参阅ARM系统结构参考手册。 |
3.指令操作的伪代码
指令操作的伪代码如下面程序段所示。
If ConditionPassed{cond} then
Rd=Rn EOR shifter_operand
If S==1 and Rd==r15 then
CPSR=SPSR
Else if S==1 then
N flag=Rd[31]
Z flag=if Rd==0 then 1 else 0
C flag=shifter_carry_out
V flag=unaggected
4.指令举例
EOR指令举例。
(1)EOR的真值表(二者不同则结果为1)如表6.3所示。
表6.3 EOR指令真值表
Op_1 | Op_2 | 结 果 |
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
(2)反转R0中的位0和1
EOR R0, R0, #3 ;
(3)将R1的低4位取反
EOR R1,R1,#0x0F;
(4)R2=R1∧R0
EOR R2,R1,R0;
(5)将R5和0x01进行逻辑异或,结果保存到R0,并根据执行结果设置标志位。
EORS R0,R5,#0x01;
数据处理指令 EOR 逻辑异或指令 微处理器 ARM 相关文章:
- ARM指令寻址方式之: 数据处理指令的寻址方式(08-13)
- 数据处理指令之:AND逻辑与指令(08-13)
- 数据处理指令之:SUB减操作指令(08-13)
- 数据处理指令之: RSB减翻转指令(08-13)
- 数据处理指令之: ADD加操作指令(08-13)
- 数据处理指令之: TST测试指令(08-13)