数字钟设计与制作
时间:04-01
来源:电子产品世界
点击:
引言
本文采用CMOS数字集成电路实现了一种数字钟电路,该电路设计包括了时序逻辑电路、组合逻辑电路、数码管显示电路和脉冲信号产生电路等内容,内容涉及面宽、综合性强,是电子技术自主性实验教学的典型案例。
系统设计方案
数字时钟是一个对标准频率(1Hz)进行计数的计数电路。在计数时,如果起始时间和当前时间不一致,还需要加一个校时电路。本次设计以数字电路为主,实现对时、分、秒的计时装置,周期为24小时,显示满刻度为23时59分59秒,并具有校时功能的数字电子钟。本次设计的数字钟电路主要采用中规模CMOS集成电路,以电池作电源,通过共阴极LED数码管显示时钟。电路由秒脉冲产生模块、计数器模块、译码显示模块和校时电路模块组成。系统组成框图如图1所示。
- 基于Multisim的数字钟实验电路的设计与仿真(11-25)
- 基于FPGA的片上可编程系统(SOPC)设计之:典型实例-基于NIOS II处理器的数字钟设计(06-05)
- 定时器定时模拟数字钟显示(11-30)
- 基于STM32的多功能数字钟(中文版)(11-18)
- 单片机数字钟设计(04-02)
- 单片机数字钟程序(12-31)