明导CEO：如何解决制程工艺带来的新挑战

随着20nm SoC已进入开发阶段，14nm、10nm甚至7nm工艺均在逐步推进中。众所周知，在EDA行业，20nm工艺要解决的是支持双重图形(Double Patterning)的问题。明导公司(Mentor Graphics)董事长兼首席执行官Walden C. Rhines为大家解析14nm级以后工艺所面临的挑战，明导公司在该方面有何作为?

据介绍，14nm面临的是FinFET、DFR(design for reliability，可靠性设计)、以及考虑到晶体管级缺陷的测试图形的生成。其中，对于FinFET，包括明导在内的多家供应商都在提供相关产品和技术，但能解决后两个问题的产品目前只有本公司在提供。

针对面向DFR的产品方面，明导公司提供的是“Calibre PERC(Programmable Electrical Rule Checker)。这种ERC(电气规则检验)工具具有用户可以方便地设置自主设计规则等特点，适用于ESD(静电释放)保护电路、EM(电迁移)以及多电源区域设计的检查。包括富士通半导体、台积电(TSMC)等在内，很多企业都在使用该产品。

对于第三个问题，明导公司开发出名为 UFDM(user defined fault model)的新型故障模型，使用其中的“Cell-Aware”(单元识别)功能，可以处理标准单元内的桥接故障和开路故障。现在，普遍使用的 Stuck-at等故障模型基本上设想的是标准单元的输入输出故障，属于门级故障。而使用Cell-Aware功能的故障模型是晶体管级，能够检查出 Stuck-at模型发现不了的缺陷。UFDM使用的测试图形可以由本公司的ATPG(自动测试图形向量生成)工具“Tessent TestKompress”自动生成。AMD公司已经使用UFDM取得了成果。

对于14nm之后的10nm工艺，业内对于是否使用EUV曝光还没有统一看法，但明导公司提供的提高分辨率的工具群“Calibre RET”应该能发挥作用。另外，不仅在双重图形领域，明导公司在三重图形、四重图形的着色方面也是业界的No.1。

对于更先进的7nm，恐怕必须要使用EUV。而且，在使用EUV的同时，还要结合以EUV为前提的Calibre RET。对于7nm，电迁移的影响会变得相当大。面向DFR的产品“Calibre PERC”也必不可少。微细化程度越高，DFR就越重要。进入5nm时代以后，电子束光刻技术将进入视野，但Calibre RET仍必不可少。