微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > MSP430学习笔记——头文件解析之看门狗

MSP430学习笔记——头文件解析之看门狗

时间:11-10 来源:互联网 点击:
MSP430设定的方法方便,但前提是看懂头文件定义,只有这样才能更好的运用。

#define __MSP430_HAS_WDT__

#define WDTCTL_ (0x0120u)

DEFW( WDTCTL , WDTCTL_)

这一段中让人费解的就是DEFW,百度可以知道它代表新版本对寄存器的定义。

#define DEFCW(name, address) __no_init union

{

struct

{

volatile unsigned char name##_L;

volatile unsigned char name##_H;

};

volatile unsigned short name;

} @ address;

这种定义也变得相对好理解。以上的这种union的定义,将一个16位的地址存储空间分成2个8bits或者1个16位。可以实现字访问,也可以实现字节访问。

WDTCL_代表的就是0X0120u这个地址,那么DEFW(WDTCTL,WDTCTL_)通过宏扩展就可以理解为

__no_init union

{

struct

{

volatile unsigned char WDTCTL_L;

volatile unsigned char WDTCTL_H;

};

volatile unsigned short WDTCTL;

} @0X0120u;

这里指出:

① __no_init是IAR扩展语法里面的一个扩展关键字。作用是声明一个non-volatile类型的内存地址(Support non-valotile memory)。

② @是一种语法。那么它的作用很明显就是将变量放置到对应的地址中。使用@,一个变量可以明确的制定一个存储地址。

就是将WDTCTL变量存放在0X0120u地址中,如此一来就可以为每个寄存器进行命名了,也就是说可以实现每个寄存器对应一个或者多个变量。

#define WDTIS0 (0x0001u) 选择时钟源周期

#define WDTIS1 (0x0002u)

#define WDTSSEL (0x0004u) 时钟源选择(0SM+1A)

#define WDTCNTCL (0x0008u) 清除WDTCNT

#define WDTTMSEL (0x0010u) 0看门狗模式,1 定时器模式

#define WDTNMI (0x0020u) 0:RST/NMI引脚复位端,1:RST/NMI引脚为边沿触发的非屏蔽中断输入

#define WDTNMIES (0x0040u) 0为上升沿触发NMI中断,1为下降沿

#define WDTHOLD (0x0080u) 0:WDT功能激活,1为时钟禁止输入并停止计数降低功耗

#define WDTPW (0x5A00u) 口令

WDT的定时时间
WDTSSELWDTISx定时时间/ms
IS1IS0
0110.064Tsmclk*64
0100.51Tsmclk*512
1111.95Taclk*64
0018.19Tsmclk*8192
11015.63Taclk*512
00032.77Tsmclk*64
101250Taclk*8192
1001000Taclk*32768

口令 :#define WDTPW (0x5A00u)

时钟源选择:WDTTMSEL 0为SMCLK 1为ACLK

WDTCNTCL 该位为1,清除WDTCNT

WDTIS1+WDTIS0

0:计数次数32768 1:8192 2:512 3:64 结合时钟源的选择衍生出下面的定时器延时

+++

#define WDT_MDLY_32 (WDTPW+WDTTMSEL+WDTCNTCL )

MOV #WDTPW+WDTTMSEL+WDTCNTCL ,&WDTCTL 定时32ms

#define WDT_MDLY_8 (WDTPW+WDTTMSEL+WDTCNTCL+WDTIS0 )

#define WDT_MDLY_0_5 (WDTPW+WDTTMSEL+WDTCNTCL+WDTIS1)

#define WDT_MDLY_0_064 (WDTPW+WDTTMSEL+WDTCNTCL+WDTIS1+WDTIS0)

#define WDT_ADLY_1000 (WDTPW+WDTTMSEL+WDTCNTCL+WDTSSEL)

#define WDT_ADLY_250 (WDTPW+WDTTMSEL+WDTCNTCL+WDTSSEL+WDTIS0) #define WDT_ADLY_16 (WDTPW+WDTTMSEL+WDTCNTCL+WDTSSEL+WDTIS1)

#define WDT_ADLY_1_9 WDTPW+WDTTMSEL+WDTCNTCL+WDTSSEL+WDTIS1+WDTIS0)

#define WDT_MRST_32 (WDTPW+WDTCNTCL)

#define WDT_MRST_8 (WDTPW+WDTCNTCL+WDTIS0)

#define WDT_MRST_0_5 (WDTPW+WDTCNTCL+WDTIS1)

#define WDT_MRST_0_064 (WDTPW+WDTCNTCL+WDTIS1+WDTIS0)

#define WDT_ARST_1000 (WDTPW+WDTCNTCL+WDTSSEL)

#define WDT_ARST_250 (WDTPW+WDTCNTCL+WDTSSEL+WDTIS0)

#define WDT_ARST_16 (WDTPW+WDTCNTCL+WDTSSEL+WDTIS1)

#define WDT_ARST_1_9 (WDTPW+WDTCNTCL+WDTSSEL+WDTIS1+WDTIS0)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top