avrI/O 端口操作和上拉电阻

实践出真知：只看这样的说明是很枯燥的，从实践中去学习会是更好的途径，把这些代码都写到单片机里，一步一步调试运行，看看各个端口以及寄存器的效果，也锻练程序调试能力，和乐而不为呢？关于上拉电阻，有的时候需要使用，有的时候不能用，尤其是I/O端口操作的时候.上拉就是在IO口线上面接一个到VCC的电阻，很简单，什么地方需要那可就广了，作用也很大。上接电阻一般来说就是帮助某根线上面确定电平，比如一个悬空的信号线，由于是悬空的所以它可以是任何状态、并极易受到外界的干扰，这样对我们产品来说是不利的，只要接一个有上拉电阻，它的电平就会是可知的了。

它一般在信号线不确定的情况下使用，那么输入信号就需要了。当为输出时因为输出状态是确定的，所以就不需要上拉电阻了.

http://forum.eetchina.com/FORUM_POST_1100011897_0.HTM

有些总线协议会将一些信号释放为高阻态，但是实际上电路的状态应该事确定的0或1，所以上拉电阻可以提供一个确定的状态。
上拉电阻还可以提供一个逻辑电平；以及供匹配用等～

上拉电阻接电源(一般是为电源高电位),下拉电阻接地(一般是为电源0电位)。

接了电阻之后就能把电压拉高了吗，比如原来输出3V，接了上拉电阻之后就能变4v了吗，有点想不明白，能不能详细说说啊 ,

上拉电阻本上当然不会提高电压，但是上拉电阻的一端会接着VDD，另一端就是电路，所以会起到提高电压的作用^_^

我也是从学校学到的一点浅薄知识.....自己理解...请大师指点...
前面的回复有说过上拉电阻实际上是集电极输出的负载电阻,而一般三极管是控制集电极电流,基极电流确定,集电极电流也就确定,而为了把电流转化成电压,所以有了上拉电阻,计算方式是Vo=Vcc-Ic*R(R就是上拉电阻)....
所以可以用上拉电阻提高带负载能力和提高噪声容限

上拉电阻原理:http://blog.21ic.com/user1/349/archives/2007/36202.html

*****************************************************************************************

上拉电阻一般是指用一个电阻接到正电源上来得来正电，推挽是用三极管或场效应管等来输出电压！

(一)上拉电阻：
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
(二)上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
(三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：
1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。
(四)下拉电阻的设定的原则和上拉电阻是一样的。
OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。
选上拉电阻时：
500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。
当输出高电平时，忽略管子的漏电流，两输入口需200uA
200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列
设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）
在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
1. 电阻作用：
l 接电组就是为了防止输入端悬空
l 减弱外部电流对芯片产生的干扰
l 保护cmos内的保护二极管,一般电流不大于10mA
l 上拉和下拉、限流
l 1. 改变电平的电位，常用在TTL-CMOS匹配
2. 在引脚悬空时有确定的状态
3.增加高电平输出时的驱动能力。
4、为OC门提供电流
l 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，
l 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!