微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > MSP430系统时钟 ACLK、MCLK、SMCLK

MSP430系统时钟 ACLK、MCLK、SMCLK

时间:11-25 来源:互联网 点击:
MSP430基础时钟模块包含以下3个时钟输入源。
一、4个时钟振荡源
1、LFXT1CLK:外部晶振或时钟1低频时钟源低频模式:32768Hz高频模式:(400KHz-16MHz)
2、XT2CLK:外部晶振或时钟2高频时钟源(400KHz-16MHz)
3、DCOCLK:内部数字RC振荡器,复位值1.1MHz
4、VLOCLK:内部低功耗振荡器12KHz
注:MSP430x20xx:LFXT1不支持HF模式,XT2不支持,ROSC不支持.

(1)LFXT1CLK 低频时钟源:由LFXT1振荡器产生(如图2所示)。通过软件将状态寄存器中OSCOff复位后,LFXT1开始工作,即系统采用低频工作。如果LFXT1CLK没有用作SMCLKMCLK信号,则可以用软件将OSCOff置位,禁止LFXT1工作。

(2)XT2CLK高频时钟源:由XT2振荡器产生。它产生时钟信号XT2CLK,其工作特性与LFXT1振荡器工作在高频模式时类似。可简单地通过软件设置XT2振荡器是否工作,当XT2CLK没有用作SMCLK或MCLK信号时,关闭XT2,选择其他时钟源。
3)DCOCLK 数字控制RC振荡器。由集成在时钟模块中的DCO振荡器产生。DCO振荡器是一个RC振荡器,频率可以通过软件调节,其控制逻辑如图3所示。当振荡器LFXT1、XT2被禁止或失效时,DCO振荡器被自动选作MCLK的时钟源。因此由振荡器失效引起的系统中断请求可以得到响应,甚至在CPU关闭的情况下也能得到处理。


由基础时钟模块可以提供系统所需的3种时钟信号,即:ACLK、MCLK、SMCLK。其中辅助时钟ACLK是LFXT1CLK信号经1、2、4、8分频后得到的。ACLK可由软件选作各个外围模块的时钟信号,一般用于低速外设;系统主时钟MCLK可由软件选择来自LFXT1CLK、XT2CLK、DCOCLK三者之一,然后经1、2、4、8分频得到。MCLK主要用于CPU和系统。子系统时钟SMCLK可由软件选择来自LFXT1CLK和DCOCLK,或者XT2CLK和DCOCLK,然后经1、2、4、8分频得到,主要用于高速外设模块。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top