微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > GPIO的上拉下拉功能说明

GPIO的上拉下拉功能说明

时间:11-25 来源:互联网 点击:
The port pull-up register controls the pull-up resister enable/disable of each port group. When the corresponding bit is 0, the pull-up resister of the pin is enabled. When 1, the pull-up resister is disabled.
If the port pull-up register is enabled then the pull-up resisters work without pin’s functional setting(input, output,DATAn, EINTn and etc)

上拉寄存器是控制对应端口上拉使能的。当对应位为0时,设置对应引脚上拉使能,为1时,禁止对应引脚上拉使能。如果上拉寄存器使能,无论引脚功能寄存器如何设置(输入,输出,数据,中断等),对应引脚输出高电平。

可见对应于S3C2410的GPB-BPH口内部有上拉电阻寄存器,当相应的上拉电阻使能时,对应的I/O引脚悬空时,表现出高电平。反之,表现出低电平。

上拉是一个电阻接到一个电压,其实就是增强IO的驱动能力。
下拉是一个电阻接到地,保证IO口是低电平。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top