CAN、I2S、I2C、SPI、SSP总线对比

OCHIP的PIC16C6XX系列等。很多外围器件如存储器、监控芯片等也提供I2C接口。
　　3 总线基本操作
　　I2C规程运用主/从双向通讯。器件发送数据到总线上，则定义为发送器，器件接收数据则定义为接收器。主器件和从器件都可以工作于接收和发送状态。 总线必须由主器件（通常为微控制器）控制，主器件产生串行时钟（SCL）控制总线的传输方向，并产生起始和停止条件。SDA线上的数据状态仅在SCL为低电平的期间才能改变，SCL为高电平的期间，SDA状态的改变被用来表示起始和停止条件。
　　3.1 控制字节
　　在起始条件之后，必须是器件的控制字节，其中高四位为器件类型识别符（不同的芯片类型有不同的定义，EEPROM一般应为1010），接着三位为片选，最后一位为读写位，当为1时为读操作，为0时为写操作。
　　3.2 写操作
　　写操作分为字节写和页面写两种操作，对于页面写根据芯片的一次装载的字节不同有所不同。
　　3.3 读操作
　　读操作有三种基本操作：当前地址读、随机读和顺序读。图4给出的是顺序读的时序图。应当注意的是：最后一个读操作的第9个时钟周期不是“不关心”。为了结束读操作，主机必须在第9个周期间发出停止条件或者在第9个时钟周期内保持SDA为高电平、然后发出停止条件。
　　在I2C总线的应用中应注意的事项总结为以下几点 :
　　1） 严格按照时序图的要求进行操作，
　　2） 若与口线上带内部上拉电阻的单片机接口连接，可以不外加上拉电阻。
　　3） 程序中为配合相应的传输速率，在对口线操作的指令后可用NOP指令加一定的延时。
　　4） 为了减少意外的干扰信号将EEPROM内的数据改写可用外部写保护引脚（如果有），或者在EEPROM内部没有用的空间写入标志字，每次上电时或复位时做一次检测，判断EEPROM是否被意外改写。
　　添加：I2C 总线
　　在现代电子系统中，有为数众多的IC 需要进行相互之间以及与外界的通信。为了提供
　　硬件的效率和简化电路的设计，PHILIPS 开发了一种用于内部IC 控制的简单的双向两线串
　　行总线I2C(inter IC 总线)。I2C 总线支持任何一种IC 制造工艺，并且PHILIPS 和其他厂商
　　提供了种类非常丰富的I2C 兼容芯片。作为一个专利的控制总线，I2C 已经成为世界性的工
　　业标准。
　　每个I2C 器件都有一个唯一的地址，而且可以是单接收的器件（例如：LCD 驱动
　　器）或者可以接收也可以发送的器件（例如：存储器）。发送器或接收器可以在主模式
　　或从模式下操作，这取决于芯片是否必须启动数据的传输还是仅仅被寻址。I2C 是一个
　　多主总线，即它可以由多个连接的器件控制。
　　早期的I2C 总线数据传输速率最高为100Kbits/s，采用7 位寻址。但是由于数据传
　　输速率和应用功能的迅速增加，I2C 总线也增强为快速模式（400Kbits/s）和10 位寻址
　　以满足更高速度和更大寻址空间的需求。
　　I2C 总线始终和先进技术保持同步，但仍然保持其向下兼容性。并且最近还增加了
　　高速模式，其速度可达3.4Mbits/s。它使得I2C 总线能够支持现有以及将来的高速串行
　　传输应用，例如EEPROM 和Flash 存储器。
　　I2S总线
　　I2S有3个主要信号：1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数 2. 帧时钟LRCK，用于切换左右声道的数据。LRCK为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数据。LRCK的频率等于采样频率。3.串行数据SDATA，就是用二进制补码表示的音频数据。I2S（Inter-IC Sound Bus）是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准。在飞利浦公司的I2S标准中，既规定了硬件接口规范，也规定了数字音频数据的格式。I2S有3个主要信号：1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数 2. 帧时钟LRCK，用于切换左右声道的数据。LRCK为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数据。LRCK的频率等于采样频率。3.串行数据SDATA，就是用二进制补码表示的音频数据。
　　有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK，称为主时钟，也叫系统时钟（Sys Clock），是采样频率的256倍或384倍。一个典型的I2S信号见图3。（图3 I2S信号）图3

图（3）
　　I2S格式的信号无论有多少位有效数据，数据的最高位总是出现在LRCK变化（也就是一帧开始）后的第2个SCLK脉冲处。这就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错位。
　　随着技术的发展，在统一的 I2S接口下，出现了多种不同的数据格式。根据SDATA数据相对于LRCK和SCLK的位置不同，分为左对齐（较少使用）、I2S格式（即飞利浦规定的格式）和右对齐（也叫日本格式、普通格式）。这些不同的格式见图4和图5。（图4 几种非I2S格式）图4（图5 几种I2S格式）图5