从直流到宽带的高速模拟信号链设计

拟输入的CM偏置为0.9 V 或AVDD/2。并非所有的单电源放大器都支持这样的低共模电压，同时还保持相对较好的性能。但是，部分新型放大器已经适应此类电压，并在市场上有售。因此，谨慎起见，需查看哪些放大器可以用于您的新设计。并不是任何旧款放大器都能使用，因为裕量可能非常受限，并且内部晶体管可能会开始塌陷。如果将双电源与放大器配合使用，大多数情况下应该会有充足的裕量来实现适当的CM偏置。缺点是增加了一个额外的电源—可能不标准的负电源，这意味着更多的器件和更高的成本。简单的反相器电路有助于解决这一问题。

图3. 放大器和转换器之间的CM不匹配

将器件连接起来

了解共模和直流耦合之后，我们可以开始组建信号解决方案。例如，ADL5567是双通道差分放大器，增益为20 dB。它具有4.8 GHz带宽，适合连接GSPS ADC，例如AD9625，这是12位、2.5 GSPS转换器，具有JESD204B 8通道接口。图4所示为整体设置框图。

在显示的该配置中，前端接口针对宽带采样进行了优化，同时保留信号的直流成分。由于器件为+5.5 V耐压。该设计使用+3.3 V 和-2 V AVDD 分离电源。这使得放大器的输出端和ADC的输入端之间共模简单对齐，两者均需在AIN+和AIN?保持+0.525 V。同样，注意几个接地使能的放大器引脚功能(VSS)，单电源现强制设置为-2 V供电(新VSS)。

CM电压输出很简单，但是弄清楚放大器输入的共模需求可能有点麻烦。需要为接口做两件事。第一，输入端CM电压需要配置为0 V，否则，驱动放大器失调将使输出轨偏向一侧。这将导致图3所描述的性能问题或更严重，—将出现放大器和转换器信号链交流性能不佳。为此，放大器输入端的每一侧都需要允许电流流向地面，或该直流耦合案例中2 V。因此，在每个放大器输入端添加2.2 k?的电阻来抑制失调电流。

这是它的工作原理：放大器输出约为0.525 V，放大器输入CM电压为0 V。具有500 ?的内部反馈电阻和约50 ?的输入电阻使得它看起来有550 ?；或在本例中，我们假设一个50 ?源电阻与100 ?电阻并联，得到33 ?。再串联20 ?增加到53 ?。这是串联了500 ?内部反馈电阻或总计553?。也就是形成了500?和53?的0.525 V电阻分压器。反过来，产生了900 μA (或0.525/553)的电流。为将此分流至地面或新VSS或-2 V，添加2.2 k?电阻或-2 V/2.2 k? = 900 μA。

图4. 直流到WB 放大器/转换器信号链示例

2 从直流到宽带的高速模拟信号链设计

第二，输入为单端输入且需要适当配置来保持最佳性能，同时维持较低偶数阶失真。同样，100?与50?源电阻有效并联，得到33.33?戴维南等效电阻，如前所述。这通常又会反映在VIN节点上，来平衡设备的输入，因为它是单端驱动的。但是，为了改善偶数阶失真，VIN+节点上的20?用于保持所有宽带频率的低失真。这通过使用特定中频约500 MHz完成，—或参见图 5 测试示例。由于它是一个迭代的过程，所以会有些乏味。有关放大器上SE到DIFF转换的计算和方程，参见ADA4932数据手册。图6中所示为信号链设计中最高2 GHz输入频率的典型交流频率扫描性能。

图5. 典型FFT性能@ 507 MHz AIN @ 2500 MSPS

图6. 典型交流频率扫描性能@ 2500 MSPS

值得注意的是，添加了5.1 nH电感与电源的正供电轨输入串联。这有助于通过捕捉和再循环放大器内部的这些不平衡电流来再次提高偶数阶线性度性能与频率。

最后，需要针对放大器和ADC之间的前端BW优化接口。这通常也以迭代的方式完成。但是，对于两个IC之间某些值的设置有几点需注意。为了在接口中获得最佳BW，请遵循以下规则。

首先，根据经验和/或ADC数据手册建议，选择一个反冲电阻器(RKB)，(本例中为?)，通常介于5 ?和36 ?之间。

然后，选择放大器外部串联电阻(RA)。如果放大器差分输出阻抗在100 ?至200 ?范围内，RA应小于10 ?。如果放大器输出阻抗为12 ?或更低，RA应介于5 ?和36 ?之间。此时，为ADL5567选择10 ?串联电阻和阻抗为10 ?的差分输出。

放大器输出的串联与并联总电阻应与放大器的表征负载(RL) 接近。这里，图4电路中为160 ?，或2 RA + 2 RKB + RADC = 20 + 40 + 100。ADL5567具有200 ?的RL，所以如果设计值偏离放大器的RL特性值太多，线性度性能可能出现偏差。

最后，将内部ADC电容CADC添加至10?串联电阻后的并联电容，来帮助完成内部ADC采样网络反冲。这也提供了软低通滤波来减少任何折回带内的宽带谐波。

有关在放大器和ADC之间形成抗混叠