PCI总线的中断机制

到底哪里出了问题呢？？我们明明访问的dev->init_name,和drv->

1、先从dev->

实际上，放到了dev->

INTB#

我们举例说明该表的含义。在PCI桥下游总线上的PCI设备，如果其设备号为0，那么这个设备的INTA#引脚将和PCI总线的INTA#引脚相连；如果其设备号为1，其INTA#引脚将和PCI总线的INTB#引脚相连；如果其设备号为2，其INTA#引脚将和PCI总线的INTC#引脚相连；如果其设备号为3，其INTA#引脚将和PCI总线的INTD#引脚相连。

在x86处理器系统中，由BIOS或者APCI表记录PCI总线的INTA~D#信号与中断控制器之间的映射关系，保存这个映射关系的数据结构也被称为中断路由表。大多数BIOS使用表1?3中的映射关系，这也是绝大多数BIOS支持的方式。如果在一个x86处理器系统中，PCI桥下游总线的PCI设备使用的中断映射关系与此不同，那么系统软件程序员需要改动BIOS中的中断路由表。

BIOS初始化代码根据中断路由表中的信息，可以将PCI设备使用的中断向量号写入到该PCI设备配置空间的Interrupt Line register寄存器中，该寄存器将在第2.3.2节中介绍。

1.4.3中断请求的同步

在PCI总线中，INTx信号是一个异步信号。所谓异步是指INTx信号的传递并不与PCI总线的数据传送同步，即INTx信号的传递与PCI设备使用的CLK#信号无关。这个“异步”信号给系统软件的设计带来了一定的麻烦。

系统软件程序员需要注意“异步”这种事件，因为几乎所有“异步”事件都会带来系统的“同步”问题。以图1?1为例，当PCI设备11使用DMA写方式，将一组数据写入存储器时，该设备在最后一个数据离开PCI设备11的发送FIFO时，会认为DMA写操作已经完成。此时这个设备将通过INTx信号，通知处理器DMA写操作完成。

此时处理器(驱动程序的中断服务例程)需要注意，因为INTx信号是一个异步信号，当处理器收到INTx信号时，并不意味着PCI设备11已经将数据写入存储器中，因为PCI设备11的数据传递需要通过PCI桥1和HOST主桥，最终才能到达存储器控制器。

而INTx信号是“异步”发送给处理器的，PCI总线并不知道这个“异步”事件何时被处理。很有可能处理器已经接收到INTx信号，开始执行中断处理程序时，该PCI设备还没有完全将数据写入存储器。

因为“PCI设备向处理器提交中断请求”与“将数据写入存储器”分别使用了两个不同的路径，处理器系统无法保证哪个信息率先到达。从而在处理器系统中存在“中断同步”的问题，PCI总线提供了以下两种方法解决这个同步问题。

(1)PCI设备保证在数据到达目的地之后，再提交中断请求。

显然这种方法不仅加大了硬件的开销，而且也不容易实现。如果PCI设备采用Posted写总线事务，PCI设备无法单纯通过硬件逻辑判断数据什么时候写入到存储器。此时为了保证数据到达目的地后，PCI设备才能提交中断请求，PCI设备需要使用“读刷新”的方法保证数据可以到达目的地，其方法如下。

PCI设备在提交中断请求之前，向DMA写的数据区域发出一个读请求，这个读请求总线事务将被PCI设备转换为读完成总线事务，当PCI设备收到这个读完成总线事务后，再向处理器提交中断请求。PCI总线的“序”机制保证这个存储器读请求，会将DMA数据最终写入存储器，有关PCI序的详细说明见第9.3节。

PCI总线规范要求HOST主桥和PCI桥必须保证这种读操作可以刷新写操作。但问题是，没有多少芯片设计者愿意提供这种机制，因为这将极大地增加他们的设计难度。除此之外，使用这种方法也将增加中断请求的延时。

(2)中断服务例程使用“读刷新”方法。

中断服务例程在使用“PCI设备写入存储器”的这些数据之前，需要对这个PCI设备进行读操作。这个读操作也可以强制将数据最终写入存储器，实际上是将数据写到存储器控制器中。这种方法利用了PCI总线的传送序规则，这种方法与第1种方法基本相同，只是使用这种方法使用软件方式，而第1种方式使用硬件方式。第9.3节将详细介绍这个读操作如何将数据刷新到存储器中。

第2种方法也是绝大多数处理器系统采用的方法。程序员在书写中断服务例程时，往往都是先读取PCI设备的中断状态寄存器，判断中断产生原因之后，才对PCI设备写入的数据进行操作。这个读取中断状态寄存器的过程，一方面可以获得设备的中断状态，另一方面是保证DMA写的数据最终到达存储器。如果驱动程序不这样做，就可能产生数据完整性问题。