微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 高清智能电视设计需求探讨

高清智能电视设计需求探讨

时间:12-15 来源:互联网 点击:

humbnail)。智慧型电视平台能发挥Android平台中的多工、多执行绪功能。透过点选介面元素,使用者就能启动相关的Android程式,并同时执行多个应用程式。

在初期的Android平台中,切换到另一个应用程式通常会使最近执行的应用程式中断,特别是,如果每个应用程式都需要显示视讯串流的话,更是如此。随着平台效能的提升,由于Android能让多个应用程式同时保持活跃,此一现象将会改善。

[#page#]

智慧型电视硬体需求

以传统数位视讯为基础的消费电子产品与下一代智慧型电视间的差异,在于需要使用软体和硬体来统一多媒体的检视、相关应用程式和网路浏览。成功的关键是能提供一个不会出错、不会中断的使用者介面,以及具一致性的使用环境。下一代智慧型电视必须能有与PC/MAC相似的执行效能,但又要有消费性产品的可靠度与易用性。

要建置一个下一代智慧型电视平台,需从现今使用的典型智慧型/数位电视平台开始。

现今的基础架构必须予以修改,才能因应下一代的效能与连接性需求。

除了所要求的效能範围外,下一代智慧型电视与传统DTV硬体需求之间还有其他的差异。硬体─不管是透过塬始单一/多核心处理器或利用辅助硬体─都必须能提供完美的使用者体验和可靠的连接性,其中包括:

* 相同或不同视讯内容的即时显示录影

* 在萤幕上同时显示多重视讯串流

* 反应快速的网页浏览

* 完美的Flash Player 10效能

* 快速应用程式启动─优异的Java效能

* 可储存Context(情境),让使用者能在应用程式间来回移动

* 为UI提供快速的3D绘图执行

* 快速开机

* 低功耗待机模式

* 支援数位家庭中所有的连接标準,包括802.11有线/无线网路、HDMI、USB和既有的视讯标準

CPU 在前一代产品中,CPU通常执行一个小型作业系统,并主要用来管理2D UI、产生萤幕画面、并处理‘轻载’作业。

在下一代平台中,CPU会执行功能更丰富的Android OS、Java VM、多个应用程式开发库、应用程式架构、以及数个预设的应用程式。此平台必须支援一个类似Chrome的浏览器、多个特定为TV使用者体验设计的应用程式。所有这些都会为主处理器带来大量的工作负载,因此有可能需要用到绘图处理、转码、和编解码器等硬体加速器。

传统DTV和下一代产品间的另一个差异在于,CPU工作负载具有显着的动态和变异特性。

传统DTV是专为较固定效能需求所设计,它的工作负载变化不大。软体是由製造商决定,因此平台的工作负载範围能妥善规划,并选用适当的处理器、记忆体、和额外元件。系统工作负载的最糟状况是与DTV有限的功能有关,通常会发生在处理2D UI,因为它的功能有限,因此除了DTV的主要工作外,只能启动或看见一部分的UI。

下一代平台则具备更宽广的系统效能需求。CPU工作负载的最糟状况会发生在当使用者在观赏网际网路串流视讯时,但此平台并没有塬生的硬体解码器,而需要用到CPU执行软体解码。与此同时,使用者可能还会看广播电视和/或执行Java应用程式,或甚至进行与远方使用者之间的双向通讯。这显示出新一代平台的工作负载有许多的不可预测性。Android作业系统基本上是遵循POSIX,并支援多核心、多执行绪应用程式。Android同时也支援对称多重处理(SMP),可让智慧型电视平台充分发挥处理器核心的多执行绪、SMP效能。

这是半导体供应商和OEM业者的主要设计考量。多变的工作负载和多种具视讯功能的网路应用程式,会需要更高的整体系统效能需求。因此,选用一个能完全支援多执行绪应用程式和SMP配置的处理器架构,是非常重要的关键。

GoogleTV中有两款锁定低阶功能的产品,它们能处理UI需求,但仅具处理同步多媒体串流、同步应用程式和网路浏览的有限功能。这意味着,平台/半导体设计人员必须选择具扩充性的处理器架构,并能与其他多种元件整合,以满足连接性、绘图、多媒体解码/转码的需求。

从一个能提供完美使用者体验和有限同步功能的入门级平台来看,半导体厂商应考虑採用执行速度为1 GHz的超纯量单核心处理器,或800MHz的双核心多执行绪处理器。CPU应包含一个执行速度至少为处理器时脉速度一半的浮点运算单元(FPU)。此外,我们也建议採用32KB L1指令和资料快取、最小32-entry TLB(建议用64)、和256KB L2快取。

另一方面,对于一个能提供完美使用者体验、平行视讯串流、应用程式执行和网路浏览的高阶平台,我们则建议至少採用速度为1 GHz或以上的双核心超纯量处理器。此处理器应包含一个执行速度为处理器时脉速度一半的FPU、32KB L1指令和资料快取、以及64 entry TLB。同时,每个CPU应要有256KB L2快取 (也就是说,双核心SoC需要512KB)。

绘图

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top