处理信号完整性的100条设计准则

沿着防护线增加一些短接过孔，这些过孔幷不像两端的过孔那样重要，但有一定改善。

45． 使封装或接插件的返回路径尽量短，这样可以减小地弹。

46． 使用片级封装而不使用更大的封装。

47． 使电源平面和返回平面尽量接近，可减少电源返回路径的地弹噪声。

48． 使信号路径与返回路径尽量接近，幷同时与系统阻抗相匹配，可以减少信号路径中的地弹。

49． 避免在接插件和封装中使用公用返回路径。

50． 当在封装或线接头中分配引线时，应把最短的引线作为地路径，并使电源引线和地引线均匀分布在信号线的周围，或者使其尽量接近载有大量开关电流的信号线。

51． 所有空引线或引脚都应接地。

52． 如果每个电阻都没有独立的返回路径，应避免使用单列直插封装电阻排。

53． 检查镀层以确认阻焊盘在过孔面上不存在交叠；在电源和地平面对应的出砂孔之间都留有足够的空间。

54． 如果信号改变参考平面，则参考平面应尽量靠近信号平面。如果使用去耦电容器来减少返回路径的阻抗，它的电容器幷不时最重要的，应选取和设计具有最低回路电感的电容才是关键。

55． 如果有大量信号线切换参考平面，就要使这些信号线的过孔彼此之间尽量远离，而不是使其集中在同一地方。

56． 如果有信号切换参考平面，幷且这些平面间具有相同电压，则尽量将信号线过孔与返回路径过孔数量放置在一起。

No.3减小轨道塌陷

策略---减小电源分配网络的阻抗。

设计原则：

57． 减小电源和地路径间的回路电感。

58． 使电源平面和地平面相邻幷尽量靠近。

59． 在平面间使用介电常数尽量高的介质材料使平面间的阻抗最低。

60． 尽量使用多个成对的电源平面和地平面。

61． 使同向电流相隔尽量远，而反向电流相隔尽量近。

62． 在实际应用中，使电源过孔和地平面过孔尽量靠近。要使它们的间隔至少与过孔的长度相当。

63． 应将电源平面与地平面尽可能靠近去耦电容所在的表面处。

64． 对相同的电源或地焊盘使用多个过孔，但要使过孔间距尽量远。

65． 在电源平面或地平面上布线时，应使过孔的直径尽量大。

66． 在电源焊盘和地焊盘上使用双键合线可以减少键合线的回路电感。

67． 从芯片内部引出尽可能多的电源和地引线。

68． 在芯片封装时引出尽可能多的电源和地引脚。

69． 使用尽可能短的片内互联方法，例如倒装芯片而不是键合线。

70． 封装的引线尽可能短，例如应使用片级封装而不是QFP封装。

71． 使去耦电容焊盘间的布线和过孔尽可能地短和宽。

72． 在低频时使用一定量的去耦电容来代替稳压器件。

73． 在高频时使用一定量的去耦电容来抵消等效电感。

74． 使用尽可能小的去耦电容，幷尽量减小电容焊盘上与电源和地平面相连的互连线的长度。

75． 在片子上使用尽可能多的去耦电容。

76． 在封装中应使用尽可能多的低电感去耦电容。

77． 在I/O接口设计中使用差分对。

No.4减小电磁干扰（EMI）

策略---减小驱动共模电流的电压；增加共模电流路径的阻抗；屏蔽滤波是解决问题的快速方案。

设计原则：

78． 减小地弹。

79． 使所有布线与板子边缘的距离应至少为线宽的5倍。

80． 采用带状布线。

81． 应将告诉或大电流器件放在离I/O接口尽可能远的地方。

82． 在芯片附近放置去耦电容来减小平面中高频电流分量的扩频效应。

83． 使电源平面和地平面相邻幷尽可能接近。

84． 尽可能使用更多的电源平面和地平面。

85． 当使用多个电源平面和地平面对时，在电源平面中修凹壁幷在地平面的边沿处打断接过孔。

86． 尽量将地平面作为表面层。

87． 了解所有封装的谐振频率，当它与时钟频率的谐波发生重叠时就要改变封装的几何结构。

88． 在封装中避免信号在不同电压平面的切换，因为这会产生封装谐振。

89． 在封装中可能出现谐振，就在它的外部加上铁氧体滤波薄片。

90． 在差分对中，减少布线的不对称性。

91． 在所有的差分对接头处使用共模信号扼流滤波器。

92． 在所有外部电缆周围使用共模信号扼流滤波器。

93． 选出所有的I/O线，在时序预算要求内使用上升时间最少的信号。

94． 使用扩频时钟发生器在较宽的频率范围内产生谐波，幷在FFC测试的带宽范围内减少辐射能量。

95． 当连接屏蔽电缆时，保持屏蔽层与外壳良好接触。

96． 减少屏蔽电缆接头至外壳的电感。在电缆和外壳屏蔽层之间使用同轴接头。

97． 设备支座不能破坏外壳的完整性。

98． 只在互连时才能破坏外壳的完