基于MPC8280的IMA E1数据采集系统设计

3.2 PCI接口设计

PCI局部总线在CPU和外部设备之间插入复杂的管理层，用此协调数据传输，并提供一致的总线接口，形成了开放的局部总线标准，而不依赖于CPU芯片。PCI总线是与CPU异步工作的，总线上的工作频率固定为66 MHz。有32位和64位2种数据宽度的标准，数据传输率最高分别为132 MB/s和264 MB/s。它能支持多种外设，在高频率下保持最佳性能。PCI还支持总线控制技术，允许智能设备在适当时取得总线控制权，以加快数据传输。在一定意义上可以认为PCI局部总线解决了高性能的CPU处理能力和低效的系统结构之间的瓶颈问题。

在该设计中，采用专用PCI接口芯片实现PCI接口，采用的MP(：8280处理器中就集成了PCI接口逻辑功能，所以只需要具体配置处理器内部相应模块寄存器实现其功能。图5为PCI桥在整个网络处理器内部的功能框图。

在MPC8280内部，PCI桥对外的PCI接口信号和局部总线的信号引脚是复用的，所以在系统启动时，必须通过正确设置相应硬件跳线和硬件复位配置字.实现PCI引脚及内部功能寄存器配置。PCI桥和通信处理模块之间有DMA通道，可以在DPRAM与PCI接口之间直接进行DMA通道的数据传输，但是这种情况一般采用极少。通常通信处理模块CPM的数据通过60X总线传送到外部的存储器，PCI控制桥直接通过60X总线接口总线和系统内存之间进行数据的交互工作。

PCI接口作为数据采集卡系统和上层PC机软件之间的交互的接口，其接口驱动程序是由上层PC机操作系统提供的，所以MPC8280的PCI桥接口实际上工作在从模式下，PC机系统软件对其进行控制。整个数据采集系统的时钟，复位信号以及电源，都是由PC机上的PCI接口提供的。

3.3 网络处理器总线控制功能设计

将任何存储设备或I/O设备接到处理器上，一般都会通过处理器的系统总线。处理器存储空间以bank为单位控制。MPC8280是32位处理器，一共有32条地址线，理论上可以寻址的空间范围是4 GB，也就是寻址的范围为Ox00000000～0xFFFFFFFF。每一个外部设备，如FLASH，SDRAM等都可以通过控制网络处理器的内存控制器中的OR和BR寄存器惟一地确定外设存储空间对应于4 GB空间的位置，每一组OR和BR寄存器对应1个外设存储(I/0)空间，称之为1个bank。为了灵活实现对于外部存储控制体的管理和设置，存储控制器包含12个基地址寄存器(BRx)和12个选项配置寄存器(0Rx)，分别对于12个外部存储体进行相应具体设置。

配置选项寄存器OR的内容根据不同存储体选择的控制状态机而不同，主要提供一些补充的设置选项，如高位地址掩码，SDRAM状态机的行列地址选择，以及GPCM状态机的插入等待周期等。由上可见，通过配置内存控制器中每个存储体片选对应的基地址寄存器BR和选项寄存器OR，可以设置外部存储体的具体状态控制机以及相应的j1二作模式。需要注意的是，存储控制器的状态机制和存储体之间没有确定对应的关系，每一个状态机控制机都可以对应于12个存储体的任何一个，多个存储体也可以设置为同一的状态控制机。

当系统访问相应的存储体时，首先比较访问地址和各个BR寄存器中BA位设置的高17位地址，当所访问的地址和某一寄存器中地址相匹配时，表明该访问的空间位于该存储体地址空间范围，此时系统通过片选信号片选该存储体，该存储体对应的状态机获得总线访问外部信号控制权，系统就可以对该存储体进行访问。

4 硬件系统信号完整性分析

信号完整性是指信号线上信号的质量。高速电路的传输线效应会导致信号完整性下降，会出现数据丢失以及判断出错等问题，因此信号完整性分析便成为了高速电路设计和仿真的关键。在高速电路设计中，信号完整性并不是由单一原因引起的，而是板级设计中多种因素共同作用的结果。常见的信号完整性问题包括反射、振铃、地弹、串扰等。振铃和地弹实际上都属于信号完整性问题中的单信号线现象，而串扰则是由于电路上两条信号线与地平面引起地。

下面通过sDRAM内存模块部分信号完整性分析为例，描述整个硬件电路的信号完整性仿真分析过程。图6为内存模块电路中的数据线信号DATA0未做任何优化措施时的反射信号仿真图。

DATA0是MPC8280 u1直接和内存芯片u2相连的数据线，由图6可知，不论是该信号的驱动端u1―19，还是负载端U2―12，在该传输信号线上都有严重的反射现象。采用终端匹配措施后信号分析见图7。

仿真器提供8种终端适配电阻的仿真效果波形，通过比较分析波