一种短波软件无线电台数字中频单元的设计与实现

1．3 中频AGC设计
在短波单边带通信系统，有很多因素导致在接收机输入端的信号强度有很大的变化和起伏。例如，发射台功率的大小，接收机离发射台距离的远近，信号在传播过程中传播条件的变化(如电离层和对流层的骚动，天气的变化)，接收机环境的变化，以及人为产生的噪声对接收机的影响等。这样接收机的输入信号变化范围往往很大，信号弱时可以是1μV或几十μV，信号强时可达几百mV，最强信号和最弱信号相差可达几十dB。
为了克服外界各种因素对接收机输入信号的影响，需要使用自动增益控制技术。它能够保证在接收弱信号时，接收机的增益高，而接收强信号时则增益低。使输出信号保持适当的电平，不至于因为输入信号太小而无法正常工作，也不至于因为输入信号太大而使接收机发生饱和或堵塞。
在本电台中AGC的实现采用模拟和数字两级AGC控制。接收到的射频信号经混频变为中频，中频放大器是受AGC电压控制的可控放大器，放大后的中频信号经A／D采样及数字下变频后进行处理，经过模拟增益计算模块产生中频放大器控制电压AAGC，它的作用是使输入信号的峰一峰值限制在A／D的最大允许电压之内，防止输入采样的A／D上下溢出。数字放大器的增益DAGC由数字增益计算模块产生，使解调输出信号电平保持平稳。
为了减少处理时延，增益计算模块是通过对下变频及滤波后的基带信号进行能量检测、平方律检波得到所需要的调整值。在处理时可以根据需要对增益控制步长作调整，如检测的信号能量低于额定值，则将增益电压加大；高于额定值，则将增益电压减小。所得AGC电路如图4所示。

1．4 音频处理器设计
本电台选用的音频AD／DA器件是TI公司的TLV320AIC20芯片。它的工作电压为3～5 V，当内置的FIR使能时，最大输出转换速率为22 KS／s，FIR旁路时的最大输出转换速率为88 KS／s。它内置有可编程输入／输出放大器，可编程采样频率等。
考虑到电台接收端的实际收听效果，避免出现声音忽大忽小的情况出现，对音频信号需要进行AGC处理。当音量(无论是输入音量还是输出音量)超过某一门限值，信号就会被限幅。限幅指的是音频设备的输出不再随着输入而变化，输出实质上变成了最大音量位置上的一条水平线；当检测到音频增益达到了某一门限时，它会自动减小增益来避免限幅的发生。另一方面，如果捕捉到的音量太低时，系统将自动提高增益。基本原理是：将输入的音频数据投影在一个固定区间内，从而使得不论输入的数据数值大小都会等比例地向这个空间映射。一方面将获得的音频数据最大值与原来的峰值进行比较，如果有新的峰值出现就计算新的增益系数；另一方面在一定的时间周期内获取一个新的峰值，这个峰值与原峰值比较并计算新的增益系数。这个增益系数是相对稳定的。当音量加大时，信号峰值会自动增加，从而增益系数自动下降；当音量减小时，新的峰值会减小并且取代原来的峰值，从而使峰值下降，使增益系数上升。最后输出的数据乘以新增益系数后映射到音频信号输入的投影区间内。

2 工程实现
实际项目中，对中频数字处理单元的主要指标要求为：
(1)中频频率500 kHz；
(2)调制类型：USB，LSB，AM，CW；
(3)接收机灵敏度≤60 μV(Signal—to—Noise—and—Distortion Ratio，SINAD≥12 dB)；
(4)AGCGC特性收中频500 kHz输入3．5(-36．1 dBm)～350 mV(3．9 dBm)时，DSP音频输出变化≤2 dB(10 kΩ)。
(5)音频输入≥100 mV(600 Ω)时，500 kHz中频输出≥-31 dBm。
(6)发射机互调特性：500 kHz中频输出≤-37 dBm(50 Ω)，双音互调≤-45 dB。
2．1 数字中频单元硬件平台
针对设计要求，中频A／D器件选用AD公司的AD9649-20芯片，其最高采样率20 MS／s，支持差分输入，14位输出，1．8 V供电功耗仅有45 mW。中频D／A器件选用AD公司的AD9764芯片，它的采样率为125 MS／s，14位输入，差分输出，3 V供电时功耗45 mW，休眠功耗小于25 mW，具有28脚SOIC和TSSOP两种封装形式。采用FPGA作为核心处理器，选用ALTERA公司的EP3C16Q240器件。硬件平台框图如下所示。

2．2 工作流程
接收时：中频输入的500 kHz模拟中频信号经AD9649-20采样后(采样速率4．608 MHz)，数字信号并行输出至FPGA；数字下变频模块把中频信号下变频为基带信号，对应的采样率从4．608 Mb／s变为9．6 Kb／s(总抽取率为480)。基带信号先经AGC模块处理，此模块的2个输出AA GC和DAGC分别用来控制前端模拟中频放大器和后端的数字增益。之后数字基带信号进入调制解调模块得到用户所需信息，再通过音频DAC输出至话筒。
发送时：输入音频信号经过音频A／D变换后进入FPGA音频处理模块，通过音频AGC处理后在调制解调模块进行调制(用户可以指定USB． LSB，AM，CW四种调制类型)，调制后数据采样率为9．6 kHz，FPGA的上变频模块经过480倍的内插，最终输出数据速率为4．608 MHz、中频为500 kHz的中频信号通过中频DA器件AD9764输出到射频单元，混频到射频并进行功率放大滤波后发射。

3 系统测试
3．1 测试方法
3．1．1 DDC测试方法
信号源输出频率为501 kHz．幅度为100μV，12．3μV的正弦波到本系统的中频信号输入端，本系统的音频信号输出端接至综测仪进行测试。测试结果如图6所示。