100 Gb/s通信系统物理层测试应用指南

化预加重后，把CTLE增益配置成规范规定的值，一般为1 - 3 dB，得到最大EH(BER)。如果您正在使用DSA8300，那么至少要采集1200万样点；如果您正在使用BERTScope，那么至少要采集200万个比特。统计样点数量越大，效果越好。

EH(10-15)是眼图中心内部BER=10-15轮廓的垂直隔离度。类似的，EW(10-15)是眼图中心内部BER=10-15轮廓的水平隔离度。

垂直眼图闭合(VEC)是平均电压摆幅与眼图高度之比：

3.4. 电接口接收机测试

加压接收机容限测试是指对接收机应用最坏情况信号。如果接收机(包括内部均衡方案)在小于等于规定的BER下运行(对100 GbE和32GFC，BER ≤10-12；对OIF-CEI，BER ≤10-15)，那么接收机满足标准。每种规范要求不同的压力水平和压力类型。某些规范只要求SJ。在本节中，我们使用第二节介绍的标准中代表性的压力，典型值请参见表6。一定要检查正在测试的技术规范，以保证测试满足标准。

图14. 加压电接口接收机测试设置。

[图示内容：]

BERTScope Pattern Generator: BERTScope码型发生器

Sinusoidal Jitter: 正弦曲线抖动

Random Jitter: 随机抖动

BUJ-Crosstalk: BUJ串扰

Sinusoidal Interference: 正弦曲线干扰

Compliance Test Board: 一致性测试电路板

Receiver Under Test:被测接收机

为配置加压的信号，在BERTScope的码型发生器输出与误码检测器输入之间连接一致性测试电路板，如图14所示。生成一个PRBS31测试码型，一个长码型，包括31个符号的每个置换，生成每个想得到的比特轨道。

图15. 加压的信号。

在刚刚高于图7滚降频率的频率上方增加一个低通滤波器和0.05 UI的SJ，应用DJ，外加一致性测试电路板的DJ。

使用附录 – BUJ串扰仿真中描述的BUJ串扰。

把信号幅度设置成指定水平，大约600 mV。

在有抖动的信号中增加正弦曲线干扰，仿真超出一致性测试电路板损耗的PCB损耗，以便测试信号拥有要求的EH(10-15)，大约240 mV。

增加RJ，直到TJ(10-15)达到指定水平。

在图15中，可以看到压力对信号的影响。为执行测试，尽最大努力保证接收机看到您已经配置的信号。最好使用测试设置中使用的相同电缆，把接收机连接到一致性测试电路板上。

如果接收机能够计数自己的BER，那么可以继续测试。否则，把接收机输出连接到BERTScope误码检测器上。如果接收机没有提供时钟输出，应使用时钟恢复单元为误码检测器提供定时。如果没有时钟恢复单元，您可能要使用BERTScope数据速率时钟，因为接收机的输出已经被重新定时。

先使用超过滚降频率的低幅度SJ，把加压的信号应用到接收机，如图7所示。如果接收机在启动和优化均衡方案的情况下在等于或好于指定BER下运行，那么在图7中SJ频率幅度模板内继续执行测试，保证接收机能够追踪低频抖动，并应用所有其它压力。BERTScope的抖动转函测量功能可以自动完成这些操作。

如果接收机在SJ频率范围内在等于或好于指定BER下运行，那么接收机满足标准。

图16. BERTScope上的抖动分解实例。

4. 诊断测试

一致性测试和诊断测试之间的差异是复杂程度。一致性测试包括的单元一般非常多，容易理解。为了确定系统的哪些单元或组件可能导致问题，应战略性地规划诊断测试，找到特定弱点。它们应该内置复杂性和综合测试，以找到问题，确定余量。

4.1. 如果发射机测试失败怎么办

如果发射机测试失败，那么去掉任何一致性测试电路板，尽可能使用直接连接分析发射机输出，简化测试。然后执行抖动和噪声分析。在应用更复杂的码型时分析分类结果，引入更长的PCB，应用预加重，打开串扰汇总器。对每套条件，分析眼图、BER眼图、BER轮廓以及抖动和噪声分类。参见图16。

装有80SJNB软件的DSA8300及配有抖动位置选项的BERTScope可以自动区分不同类型的抖动，帮助隔离问题：

非周期BUJ →串扰屏蔽不足。

DCD →发射机失真。

ISI →输出路径问题。

高RJ →发射机时钟问题。

SJ和周期抖动(PJ)、正弦曲线和周期噪声→附近元器件发出的电磁干扰，如可能的开关电源。通过研究抖动频率频谱，可以识别干扰来源。时钟恢复单元CR286A可以测量实时抖动频谱。任意频谱峰值的频率是否与其它组件的谐波对应?

4.2. 如果接收机测试失败怎么办

考察接收机对每个压力的响应。使用BERTScope的码型发生器功能。先从干净的码型入手，然后提高复杂程度。

应用低标记密度的测试码型，检查基线漂移。

使用拥有长串连续相同(CID)位和低跳变密度的码型，测试时钟恢复电路。码型的结构化越强，在应用到一致性测试电路板或滤波器时其生成的ISI越多。

扫描SJ，经过接收机，在不同幅度下为时钟恢复频响