一种采用分离栅极闪存单元实现可编程逻辑阵列的新型测试结构

简介

大多数可编程阵列使用易失性存储器SRAM作为配置数据存储元件。最近，有人尝试使用非易失性存储器(NVM)替代SRAM。基于NVM的FPGA是嵌入式IP应用的理想选择，其架构和许多增强功能可改善芯片集成度、IP使用率和测试时间。Robert Lipp等人提出了一种采用浅沟槽隔离(STI)工艺的高压三阱EEPROM检测方案。为了能及时编程，使用此方法的开关器件需要高于±16V的电压。Kyung Joon Han等人通过用深沟槽隔离工艺替代高压三阱工艺对此方案进行了改进。但是，深沟槽NVM器件操作采用FN隧穿，需要在栅极和通道之间分离±10V的电压。此分离电压操作需要三阱工艺。

本文首次提出了一种新型测试结构，采用双分离栅极闪存单元创建配置元件。SST的分离栅极闪存单元作为嵌入式应用的领先NVM解决方案而被业内熟知，这归功于其与代工厂提供的基线逻辑工艺的兼容集成、低功耗且高度可靠的厚氧化层多晶硅间擦除、非常有效的源极侧通道热电子(SSCHE)注入编程、低电压读操作以及高耐用能力。因此，SCE技术消除了对三阱工艺的需求以及传感和SRAM电路，这通过使用SST的分离栅极闪存技术来实现，该技术符合标准CMOS工艺并采用分离栅极存储器单元来存储配置数据和直接配置逻辑阵列(SLA)开关元件。此外，SCE还继承了上述分离栅极闪存所具备的技术优势。