反应能力测试器(二)
电路工作原理
该反应能力测试器电路由延时电路、测试信号灯、多谐振荡器,减法计数器、LED驱动显示电路和控制电路组成,如图2-99所示。
延时电路由或非门集成电路ICl(Dl-D4)内部的或非门Dl和电阻器Rl、电容器Cl组成。
测试信号灯电路由发光二极管VLl、非门集成电路IC2(D5-DlO)内部的非门D7、D8和电阻器R2组成。
多谐振荡器由IC2内部的非门D5、D6和电阻器R16、R17、电容器C4组成。
减法计数器由移位寄存器集成电路IC4担任。
LED驱动显示电路由发光二极管VL2-VL9和电阻器R3-RlO、非门集成电路IC3(Dll-D16)、IC2内部的D9、DlO组成。
控制电路由控制按钮Sl、电阻器R13-Rl5、电容器C2、C3、二极管VD和ICl内部的或非门D2-D4组成。
接通电源开关S2后,电源指示发光二极管VLlO点亮。在开机瞬间,由于Cl两端电压不能突变,Dl的输大端为低电平,输出端为高电平。此时D7输出低电平,D8输出高电平,VLl不发光;多谐振荡器振荡工作,为lC4提供周期约为5Oms的时钟脉冲。IC4在该时钟脉冲的作用下,各输出端依次逐端变为高电平。通过D9-D16反相缓冲后使VL2-VL9依次递增发光,直至全部点亮。
当Cl充满电(约3-4s)时,Dl的输出端变为低电平,使D7输出高电平,D8输出低电平,VL1点亮。同时,IC4因15脚输入低电平而由加法计数变为减法计数,在时钟脉冲的作用下,其各输出端从左至右依次逐端变为低电平,使VL2-VL9依次递减熄灭。
在VLl点亮的同时,若测试者在5Oms之内按下Sl,使D3的输出端变为低电平,VD导通,迫使多谐振荡器停振、lC4保持加法计数、VL2-VL9全部点亮的状态;若测试者在大于50ms、低于100ms的时间内按下S1,则lC4巳进人减法计数状态,其13脚 (1Q1端)已变为低电平,使VL2熄灭,但VL3-VL9仍维持点亮状态;若测试者在大于1OOms、低于15Oms的时间内按下Sl,则IC4的12脚 (1Q2端)也变为低电平,此时VL2和VL3熄灭,VL4-VL9仍点亮…若测试者在VLl点亮400ms之后才按动Sl,则VL2-VL9已全部递减熄灭。即按下S1后,点亮的发光二极管数量越多,说明测试者的反应速度越快;点亮的发光二极管的数量越少,说明测试者的反应速度越慢。
元器件选择
Rl-RI7选用1/4W碳膜电阻器或金属膜电阻器。
Cl选用耐压值为l6V的电解电容器;C2-C4选用独石电容器或涤纶电容器。
VD选用1N4148型硅开关二极管。
VLl-VLlO均选用φ5mm的高亮度发光二极管,VLl选黄色,VL2-VL9选红色,VLlO选绿色。
lCl选用CD4001型四或非门集成电路;IC2和1C3选用CD4069型六非门集成电路;IC4选用CD4015或MC14015型双4位移位寄存器集成电路。
S1选用微型动合 (常开)按钮;S2选用动合自锁式按钮或拨动式开关。
GB选用9V叠层电池。
反应能力测试 相关文章:
- 反应能力测试器(一)(12-23)
- 频宽、取样速率及奈奎斯特定理(09-14)
- 为什么要进行信号调理?(09-30)
- IEEE802.16-2004 WiMAX物理层操作和测量(09-16)
- 为任意波形发生器增加价值(10-27)
- 基于PCI 总线的高速数据采集系统(09-30)