数字扫频式频率特性测试仪的性质

DDS是一种应用数字技术产生信号波形的方法，主要组成：相位累加器、波形存储器、D／A转换器和低通滤波器。基本工作原理是：在参考时钟信号的控制下，通过由频率控制字K控制的相位累加器输出相位码，将存储于波形存储器中的波形量化采样数据值按一定的规律读出，经D／A转换和低通滤波后输出波形。

DDS信号发生部分扫频范围100 Hz～100 kHz，频率步进10 Hz。用户可以通过按键选择定点测量或特定频率段扫频测量，并能通过LCD显示预置频率、电机试验网络前后信号幅值、相位差及其极性，还可在示波器上显示幅频特性和相频特性曲线。此外，可以方便地实现定点测量及特定频率段测量，能够很好地帮助理解频率特性，且其可扩展性好，设计出来的产品体积小，易携带，适合教学等领域的应用。
设参考频率源频率为fclk，采用计数容量为2N的相位累加器(N为相位累加器的位数)，频率控制字为M，则DDS系统输出信号的频率为fout=fclk／2N×M，频率分辨率为△f=fclk／2N。若选取晶振频率为40 MHz，频率控制字为24位，相位累加器的位数为31位，
此模块采用多周期同步计数法。对输入信号周期进行填充式脉冲计数，具体做法为：利用D触发器产生一个宽度为整数个被测信号周期的同步闸门信号，将同步闸门信号和时钟脉冲信号相与后送入计数器1进行记数，计数值为N1；将同步闸门信号、鉴相脉冲和时钟脉冲三者相与后送入记数器2进行记数，计数值为N2，相位差为φx=(N2／N1)×180。这样可使量化误差大大减小，测量精度得到提高，
闸门的设置、脉冲间的运算、计数等问题在FPGA内部实现可增加系统的灵活性和测量精确度，并可减轻硬件方面的工作量。
幅频特性和相频特性综合称为频率特性。测量频率的方法有点频法和扫频法。传统的模拟式扫频仪价格昂贵、体积庞大，不能直接得