一种数字存储示波器智能触发技术研究

转换器(DAC) 、2个高速比较器、触发产生与合成模块四部分组成。触发电路实现对输入模拟触发信号的整形和电平变换; 2个模数转换器分别为高速比较器提供用户可以任意设置的触发比较电平,触发信号与比较器比较后的输出送入到触发产生和合成模块中;触发产生和合成模块根据用户所选择的触发方式进行计算和判别,最后送出满足要求的触发信号。

可编程触发模块是实现智能触发的核心。如图2,它包括n个8 bit的高速数字绝对值比较器、n个存储深度可由用户调节的触发模板存储区(SRAM) 、触发灵敏度控制器以及触发信号合成模块四部分组成。

触发选择与触发释抑模块由一个多路选择器和触发释抑控制器组成。多路选择器负责完成一般触发信号和可编程触发信号的选择;触发释抑是发生正确触发后的一段时间,在这段时间内,示波器不能触发。当触发源是复杂波形的时候,该特性能发挥作用,其结果是,只有在适当的触发点示波器才能触发。

图2　可编程触发模块原理框图。

中央处理模块主要由一片高性能的DSP处理器组成。它主要负责数据采集、触发控制、触发模板的编辑、其它触发参数的设定等工作。

上述模块大部分功能集成在一款高性能的可编程逻辑器件( FPGA)中,如图1中虚线框所示。

2.2　工作流程

其工作流程是先由用户设定触发模板存储区的大小n,然后在所设定的模板存储区内编辑触发模板并设定相应的触发灵敏度S及触发条件(大于、小于、等于和不等于) ,所设定的触发模板可以是单一触发模板,也可以是组合触发模板。组合触发模板的逻辑关系可以选择“逻辑与”、“逻辑或”、“逻辑异或”、“逻辑同或”等。

设定完毕后随即启动采集,采集到的原始数据送到高速数字绝对值比较器与触发模板存储区的第一个数据进行比较,如果满足触发灵敏度设定的条件则指向触发模板存储区的第二个数据,让第二个采样原始数据与其进行比较;如果不满足触发灵敏度设定条件,则仍然让第二个采样原始数据与第一个模板数据进行比较;以此类推,直到这段原始数据与触发模板存储区的所设定参数完全相符合时,才产生一个触发使能信号,该信号再送到触发信号合成模块中,结合用户设定的触发条件进行触发脉冲的合成。假设原始采样数据为X,触发模板存储区的数据为Vn ,触发灵敏度为S,触发条件为等于,则绝对值比较器的数学表达式如式(2)所示:

2.3　技术优点

该智能触发技术除了可以满足传统数字存储示波器的常用触发功能外,还提供了一种新颖的可编程触发模式,而且实现成本低廉,性价比很高。用户可以随心所欲的设定触发波形模板(模板可以通过人机界面在屏幕中编辑,也可以是示波器采集到的一段波形数据) ,还可以动态的调节触发灵敏度等指标;而且触发波形模板的深度可以根据触发模板的复杂程度在一定范围内调整,增强了触发设置的灵活性和可重构性,采用这种方法可以轻松地捕获较复杂波形。

触发信号产生的基本原理是在硬件中将原始数据与触发模板中的数据在一定灵敏度范围内进行逐一比对,所以对于传统的任何一种触发方式都可以通过触发模板的设置来实现,甚至还可以设置成等效于多种组合的触发方式。例如,用户可以在同一个触发模板中既设置一定条件的脉冲宽度,又设定一个定斜率的三角波,这就等效为在触发判别的过程中先进行脉宽触发,然后再进行斜率触发。另外,还可以采用多触发模板的方式,派生出更多、更复杂、更智能的触发判别方法。

3　应用验证

文中提出的智能触发方案和相关电路在某型号采样率为1GSPS,模拟带宽为100MHz的数字存储示波器产品中得到了实际应用。

3.1　具体实现

方案的实施可以分为模数转换与样值存储和触发。模数转换根据所设计数字存储示波器要达到的采样速率和分辨率来选择,这里选用4片AD I公司的250MSPS/8 bit的ADC并行采样来实现1GSPS采样率。样值存储也需根据存储深度指标的要求来选择,目前FPGA内部所集成的存储器容量已经达到Mbit量级,能够满足一般场合的应用,又因大部分触发功能都在FPGA中实现,故选用性价比较高的Xilinx公司Spartan3A系列FPGA.

触发模块分为一般触发模块和可编程触发模块。一般触发模块包括触发电路、高速比较器、触发产生与合成模块,触发电路主要完成触发源的选择、触发信号的整形、视频触发信号的分离等功能,它是由一些分离元器件搭建而成;高速比较器选用AD I公司的超高速ECL比较器AD96687,它具有两个比较器,刚好满足本方案的要求;触发产生与合成模块是纯数字电路,可以在FPGA中实现。另外,可编程触发模块的实施也集成在FPGA中。它包括n个8bit的高速数字绝对值比较器、n个存储深度