数字电源转换的方案设计

时间（500ns）、PID计算时间（1μs）、PWM输出延迟（0）、晶体管切换时间（50ns）和PID执行速度时期（2μs）之和。这个例子中的总环路延迟是3.65μs，这意味着最大有效控制环路的采样率为274 kHz。虽然尼奎斯特定理需要2倍的采样率来重建一个信号，数字控制环路仍必须以6倍至10倍采样率进行采样。这样做的原因是只使用2倍的采样率，相位滞后将180度。利用2倍采样率，我们已经用完了180度的相位滞后“预算”，而没有考虑系统中任何其他的延迟。一个采用8倍采样率的系统单在采样过程引入45度的相位滞后，这是一个好得多的采样率。为了有足够的相位容限，许多数字控制系统对模拟信号进行了10倍或更高的过采样。假定最高有效采样率为274 kHz，有效控制带宽是其八分之一，也就是大约34 kHz。

3 SMPS设计中PWM的重要性

不同的电源规范推动着对不同电源拓扑结构的需求，这些不同的拓扑结构需要不同的PWM模式，其中每一种都支持多种SMPS设计，包括标准、互补、推挽、多相位、可变相位、电流复位和电流限制PWM模式。最基本的PWM模式是标准的边沿对齐式PWM，其中的导通与关断时间之比控制着电源电流。每对输出中只有一个PWM输出被用于这些异步降压式、升压式和反激式转换器电路。同步降压式转换器采用互补PWM模式，其中的互补输出控制一个由MOSFET实现的 “同步开关”整流器，而不是通常的整流器。互补PWM模式还可以用于采用同步整流来改善系统效率的其他电路。

推挽式转换器通常用于DC/DC转换器和AC/DC电源。“多相PWM”术语描述的是多PWM输出而不是边沿对齐的。多相转换器电路经常用于必须提供大电流、负载变化可能非常迅速的应用的DC/DC转换器。由于PC电源的广泛使用，相位变换PWM模式正变得越来越常见。Microchip的dsPIC DSC SMPS系列可以支持当前广泛用于电源行业的所有已知的PWM模式。

4 理解PWM分辨率

电源设计人员和客户必须正确地理解“PWM分辨率”这个术语。PWM分辨率并不表示某个计数器有多宽，而是表示在PWM循环时期内可以发生多少次计数（尽可能最小的PWM时间片）。在电源行业，PWM分辨率表示的是PWM占空比内的最小时间增量。这个分辨率经常以ns表示。如果一个PWM模块没有足够的分辨率，控制系统（硬件或软件）就会使PWM输出发生抖动，以实现期望的平均值输出。在电源应用中，PWM抖动可以引起纹波电流的问题，并使控制进入所谓“极限循环期（Limit Cycling）”的不良运行模式。

例如，假设控制环路的输出需要3.25的值，而PWM可以输出的值是3和4。在这种情况下，PWM在33343334值之间抖动。这可以容易地看到--许多DSC都采用运行于40至150 MHz范围之间的PWM计数器，可以产生6至25ns的PWM分辨率。SMPS dsPIC DSC系列具有1ns的占空比分辨率。在一个控制环路中，在PWM输出一个新的占空比值之前，来自电压和电流测量的采集时间被称为“延迟”。当延迟下降时，控制环路变得更稳定和更具有响应能力。一些DSC配备了PWM模块，只在PWM周期到周期的基础上接收新的占空比数据。在PWM模块接收数据之前，软件计算新的占空比值的时间滞后会增加控制环路延迟，并使其稳定性下降。因此，最好采用有PWM模块的DSC，以便及时接收和处理新的占空比数据。

5 SMPS ADC的需求

您可以将您的模拟知识运用于采用DSC的智能电源设计。片上ADC可以为控制环路提供系统状态（反馈）。传统的ADC是基于ADC值以“组”的方式进行采集和处理的假设而设计的。音频处理和工业控制系统的ADC通常都是以这种方式发挥作用。组采样可使处理器工作量达到组中的峰值，这将增加控制环路的延迟。

在SMPS电路中，通常不存在要被采样和转换的模拟信号，或者这样的信号不会在任何时候都那么明显。这样的信号可能在PWM周期的某一刻才比较明显。因此，由于不精确的采样定时，标准的ADC模块可能错过希望得到的数据。

图3给出了一个用于监测电流的电流检测电阻器的实例电路。在这个电路中，只有当晶体管导通时，才能检测到电流。典型的ADC模块不能精确地使采样保持电路在适当的时间进行一次采样。如果应用需要多个电路进行检测，那么这个ADC就不理想。SMPS dsPIC DSC的片上ADC模块可提供独立的采样保持电路，可以进行彼此独立的采样。因此，它可以在准确的时刻监控电压或电流，有助于实现事件瞬时（event transitory）信号的采样，并降低系统成本。此外，SMPS dsPIC器件的片上ADC可以进行异步采样，有助于支持PFC（70 kHz）和DC/DC（250 kHz）等不同频