由开关电源驱动的高速ADC设计

杂讯底限或突波振幅没有出现较大的增加。使用LDO清除开关杂讯使得输出频谱看起来几乎与乾净5V实验室电源完全一样。去除LDO以后，我们观测到从交换式稳压器产生了两个突波，其具有一个来自10MHz输入音调的约500kHz频率偏置。RC缓衝器电路降低这些突波振幅约3dB，从约-108dBc降到了约-111dBc。这一值低于ADS5483的平均突波振幅，其显示ADS5483可在不牺牲SNR或SFDR性能的情况下直接由一个交换式稳压器来驱动。

　　图6：500kHz偏置突波65k点FFT图。

　　RC缓冲器

　　降压稳压器输出能够以相当高的开关速度对非常大的电压实施开关作业。本文中，将TPS5420的输入电压轨设定为10V，我们可在输出端观测到许多过衝和振铃，如图7a所示。为了吸收一些电源电路电抗能量，我们将RC缓衝电路添加到了TPS5420的输出（请参见图7b）。该电路提供了一个高频接地通路，其对过衝起到了一些阻滞作用。图7a显示RC缓衝器降低过衝约50%，并且几乎完全消除了振铃。我选用了R=2.2Ω和C=470pF的元件值。稳压器的开关频率範围可以为500kHz到约6MHz，具体取决于製造厂商，因此可能需要我们对R和C值进行调节。这种解决方案的代价是带来一些额外的分流电阻AC功耗（儘管电阻非常小），其降低稳压器总功效不足1%。

　　图7：TPS5420交换式稳压器。

　　我们将10MHz输入讯号标準化FFT图绘製出来，以对比‘实验1’到‘实验4’（请参见图8）。TPS5420的突波在约500kHz偏置时清晰可见。缓衝器降低突波振幅约3dB，而低杂讯LDO则完全消除了突波。需要注意的是，RC缓衝器（无LDO）的突波振幅约为-112dBc，远低于ADS5483平均突波振幅，因此SFDR性能并未降低。

　　图8：‘实验1’到‘实验4’的标準FFT图。

　　在‘实验 5‘中，我们将一个8Ω功率电阻添加到5-VVDDA电压轨，旨在模拟电源的重负载。标準化FFT图（请参见图9）并未显示出很多不同。去除RC缓衝器以后，突波增加约4.5dB；其仍然远低于平均突波振幅。

　　图9：添加 8Ω负载的标準化FFT图。　　采用CMOS技术的ADC

　　当关注如何在保持较佳的SNR和SFDR性能的同时也尽可能地降低功耗时，我们一般利用CMOS技术来开发高速资料转换器。但是，CMOS转换器的PSRR一般并不如BiCOM ADC的好。ADS6148产品说明书列出了25dB的PSRR，而在类比输入电源轨上ADS5483的PSRR则为60dB。

　　ADS6148EVM使用一种板上电源，其由一个交换式稳压器（TPS5420）和一个低杂讯、5V输出LDO（TPS79501）组成，后面是一些3.3V和1.8V电源轨的低杂讯LDO（请参见图10）。与使用ADS5483EVM的5个实验类似，我们使用ADS6148EVM进行了下面另外5个实验，其注意力只集中在3.3VVDDA电压轨的杂讯上面。1.8VDVDD电压轨外置TPS5420实验显示对SNR和SFDR性能没有什么大的影响。

　　图10：使用ADS6148EVM的5个实验电源结构。

　　实验6

　　将一个5V实验室电源连接到两个低杂讯LDO（一个使用3.3V输出，另一个使用1.8V输出）的输入。LDO并未对实验室电源带来任何有影响的杂讯。

　　实验7

　　将一个10V实验室电源连接到TPS5420降压稳压器，其与一个5.3V输出连接，像‘实验2’连接ADS5483一样。TPS79501产生了一个过滤后的5.0V电压轨，对于3.3V输出和1.8V输出LDO提供输入，如图10所示。

　　实验8

　　所有3.3VVDDA电压轨LDO均被加以旁路。TPS5420配置为一个3.3V输出，该输出直接连接到3.3VVDDA电压轨。TPS79601产生1.8VDVDD电压轨，并透过一个外部5V实验室电源供电。

　　实验9

　　该实验配置方法与‘实验8’相同，但去除了TPS5420输出的RC缓衝器电路。

　　实验10

　　一个4Ω功率电阻连接到TPS5420的3.3V输出。这样做可大幅增加TPS5420的输出电流，因而类比一个附加负载。另外，像‘实验5’的ADS5483一样，它带来了更高的开关突波和更多的振铃。

　　图11显示了‘实验7’、‘实验8’和‘实验9’产生的一些3.3VVDDA 输出波形。有或无LDO的峰值电压振幅存在一些差异，但RC缓衝器可降低60%的峰值杂讯。

　　图11：铁氧体磁珠后测得3.3VVDDA 电压轨实验示波器截图对比。

　　测量结果

　　利用输入讯号频率扫描，透过比较‘实验6’到‘实验10’，我们可以研究ADS6148对电源杂讯的感应性。先使用135MSPS然后使用210MSPS的採样速率（fs）对叁个ADS6148EVM进行数次实验。我们并未探测到较大的性能差异。

　　使用135MSPS採样速率，SNR和SFDR的频率扫描如图12所示。高达300MHz输入频率下SNR的最大变化为0.1到0.2dB。但是，一旦移除了RC缓衝器电路，杂讯便极大增加，因而降低SNR约0.5到1dB。

　　图12b显示了5次ADS6148实验输入频率的SFDR变化。我们并未观测到较大的性能降低。

　　图12：10到300MHz的输入频率扫描。

比较图13所示FFT图，我们知道无RC缓衝器SNR