3G与超3G：利用多核处理器优势实现卓越3G、WiMAX 及LTE性能

性。例如，系统设计人员可以将多个 TCI6488 链接在一起，以针对微微蜂窝与宏蜂窝应用而缩小或扩展平台。此外，系统设计人员还可以选择让一个电路板处理发射功能，而让另一块电路板处理接收功能，或者让单个电路板同时处理特定数量用户的收发功能。图 3 对部分定制选项进行了说明。

图3  系统设计人员可用的定制选项

　　优先化与平衡

当今的 SoC 一般是多内核 DSP，采用必须进行互操作和同步化的独立 IP 模块，以实现单个完整的调制解调器功能。这种架构需要采取某种方式对任务进行优先排序，然后将它们映射到多内核环境。

最简便的选择是在 DSP 内核之间分配用户，以使每个内核都能维护其自己的队列。但是这样做存在两个缺点。第一个缺点是，所有用户可能需要共享某些功能，如过滤与解调等；第二个缺点是，某些功能可能需要共享协处理器或外设，因而它们不具备完全的独立性。因此，优先队列集合之间的交互会变得很复杂，从而很难保证实时性能。此外，协处理器与外设也变得更为复杂，因为它们必须支持多个内核的访问，从而必须决定哪个内核的任务优先。所有这些都会增加硬件与软件驱动程序的复杂性，并使最终系统的测试变得难度更大，也更耗时。

为了避免上述缺点，TCI6488 采取了不同的方案：为单个内核分配一个功能任务，这样每个内核都负责唯一一组功能。一般情况下，每个负责加速特定功能类型的协处理器都与单个内核相关联。这种方案可以显著简化协处理器执行的任务排序。外设在许多情况下也与单个内核通信，从而减少验证任务是否需要数据所做的测试。

由于 DSP 可用于实现各种功能，TCI6488 SoC的设计在必要时均具有高度的对称性。例如，TCI6488 中的所有内核都可以访问接收机加速器协处理器 （RAC）。这种设计允许在所有内核中运行相同的功能，同时在需要时仍然能为所有内核提供对所有协处理器和外设资源的访问。不过，建议系统设计人员让一个内核与 TCI6488 DSP 中的 RAC 交互，以便简化器件的操作。

通过在多个内核之间实现资源负载平衡，根据适用于每个任务的代码，单个内核有可能先于其他内核达到自己的最高容量。解决方法是进行重新分组，这是一种需要完全改变软件架构的做法，同时也是完成 DSP 测试后系统设计人员极力避免的步骤。由于软件无线电广播 （SDR） 方法与工具的不断发展，软件分组工作可得到显著简化。

TCI6488 等 DSP 已经采用代码周期估算、电子数据表和事务级模型为 WCDMA SoC 开发被推荐的软件分组功能。TCI6488 DSP 实现了这种分组，而且这样既可提供一个近乎完美的解决方案，又能实现简单性：一个 DSP 内核控制 RAC，另一个控制 Turbo 协处理器 （TCP） 与 ViterBi 协处理器，而由第三个执行发射码片速率加速以及与天线阵列接口的输出通信。

对于其他标准（如不采用 RAC 的基于 OFDM 的标准），更易于开发对称软件架构。在这些情况下将难题分组变得更为简单，因此 FFT/IFFT 和部分调制及解调由一个内核执行，其结果被发送到另一个内核进行符号率处理。这种方法可以简化天线接口或串行 RapidIO（如果天线数据采用此类接口）与负责处理前端的其他 DSP 内核之间的通信。另外，它还可以简化后端符号速率处理及其与以太网或串行 RapidIO 外设的通信。

事实上，OFDMA 调制是针对所有用户联合执行的，无法完全分配到不同 DSP 内核。因此，作者认为，软件架构的简单性以及众多调制解调器算法的性质是系统设计人员分组任务、进而造成软件在各种 DSP 内核之间不对称的部分主要原因。

　　在多个SoC 之间实现资源平衡

另一个问题是每个 SoC 是否应当具有不同任务，如一个 SoC 只执行符号速率解码，而另一个集中执行码片速率调制。难点是所有片上协处理器都无法得到有效利用。

例如，仅执行符号速率处理的 TCI6488 器件需要更为强大的功能，因此需要高功率、大尺寸的 Turbo 与 Viterbi 解码器。但是此解码器无法用于另一个只执行码片速率关联的 SoC，因此需要功能强大得多的接收加速器。除非每个电路板的功能都具有不同的 SoC，否则协处理器就必须满足每项功能的最差情况需求。为每组功能都构建不同的 SoC 是一种资金浪费。

专用于特定功能子集的 SoC 同样也不利于可扩展系统。显然，如果希望提高电路板的通道密度，让每个 SoC 执行相同一组功能，我们只需在电路板中添加更多 SoC.但TCI6488 只需极少的附加硬件即可实现上述目的。天线接口与串行 RapidIO 都能够以菊花链方式连接，而以太网和 RapidIO 接口可以连接到交换机。

但是，如果不同的 SoC 提供