对片上网络低功耗的分析

设计后， 电路面积每增长n 倍， 电容增大n 倍， 对应的频率和电压下降n 倍， 因为功耗与电压的平方成正比，所以功耗可以降低n2 倍。系统级低功耗设计和优化技术这一层次的低功耗技术包括软硬件划分、存储器优化[ 8] 、指令级优化、动态功耗管理[ 9] 和总线低功耗设计等。

2. 2 片上网络通讯方面：

2. 2. 1 内部缓冲器功耗：

发生竞争时， 需要内部缓存临时储存低优先级的分组。在开关结构电路中， 缓存通常用共享的静态RAM 或者动态RAM 储存器实现。存储器访问消耗的能量由输入分组之间的竞争决定。目的地竞争是独立于应用的， 不管是用何种开关结构体系。互连线竞争依赖于开关结构体系， 不同的体系拓扑会产生不同的竞争， 因此， 可以通过优化拓扑结构设计改善储存器访问的功耗。

2. 2. 2 通道的功耗：

假设有一个基于RailtoRail 结构的拨动开关，通道上的位能量Eln k可以通过以下公式计算：

其中： Cw ire 为通道的线电容， Cinput 为连接到互连线上的输入门的总电容。Cw = Cwire+ Cinput 为位传播的总负载电容。

互连线电容的充放电行为决定了通道互连线的功耗。因此， 两方面的技术可以采用， 一是尽可能减小开关活性， 二是采用基于汉明距离的低功耗编码技术。

2. 2. 3 开关功耗：

不同的开关结构对网络性能（ 如延迟、吞吐量、功耗等） 的影响不同。下面分析交换结构中功耗问题和对具有不同数目出口和入口的交换结构体系的功耗估计方法。

2. 2. 3. 1 Crossbar 开关结构[ 10]

Cr ossbar 拓扑对输入输出之间的连接使用空间划分多路选择器。如图2 所示， 每个输入输出连接有自己的专用数据路径， 因此， Crossbar 结构没有互连竞争。随着输入和输出端口数的增加， 开关功耗将呈现线性增加， 对端口数多的开关结构， 功耗将非常高。

　2. 2. 3. 2 全连接网络[ 10]:

与Cro ssbar 网络相似， 全连接网络中也没有互连竞争， 在它们的功耗模型中没有使用内部缓冲器。每个全连接开关网络的位能量消耗在互连线和多路选择器上， 多路选择器的复杂度伴随着输入端数量的增加而更为复杂， 其功耗也随之增大。

2. 2. 3. 3 Bany an 网络[ 10]:

n 维Bany an 网络有N = 2n个输入和N = 2n个输出， 在n 个阶段开关的总数是1/ 2 N ! log2 N , 每个阶段用i 表示（ 0 ? i ? n） 。Banyan 网络中同一互连可能被不同的数据路径共享， 从而存在互连竞争问题， 在每个内部节点开关中需要设置一个缓冲器。

Bany an 网络中的二进制开关比Cro ssbar 中的交叉节点开关更复杂， 当位数据从输入端口交换到输出端口， 二进制开关消耗的能量更多。

　2. 2. 3. 4 BatcherBanyan 网络[ 10]:

该结构由Batcher 排序网络和Bany an 网络组合构成， 其中， 竞争问题由Batcher 排序网络解决， 后面跟着Banyan 网络。在排序网络中， 每个输入输出竞争都有自己的专用路径， 从而不存在互连竞争问题。

尽管BatcherBany an 网络解决了互连竞争问题， 但它是以增加输入和输出之间阶段数为代价的， 它共有1/ 2（ log2 N） （ log2 N + 1） 阶段， 这将增加位能量在开关和互连上的消耗。

互连竞争在内部缓冲器中引起大量的能量消耗，随着吞吐量的增加， 缓冲器中的功耗将急剧增加。对端口数少的开关结构， 内部节点开关功耗是主要的，对于端口数非常大的开关结构， 互连线功耗将占支配地位。

不同的开关交换结构体系其各自的功耗消耗主体不同， 可以根据不同的应用要求， 将芯片从整体上分成几大部分， 各部分采用不同的拓扑结构， 以期实现芯片性能、面积和功耗的有机统一。

2. 3 NoC 映射问题：

NoC 映射是在给定IP 核库和任务图的基础上，以某些设计约束（ 如延迟和功耗等） 为限制条件， 将每个任务分配到合适的IP 核上以及安排各个IP 核上任务的执行顺序， 然后再决定每个IP 核在NoC 拓扑结构中的位置。在映射时， 搜索空间随着网络尺寸的增长呈现阶乘递增， 对于一个包含N 个IP 核的NoC, 映射有N ! 种可能结果， 因此， 映射问题是一个NPcomplete问题。

功耗优先的映射问题就是在给定应用特征图和NoC 拓扑结构图的基础上， 将应用特征图中的每个处理单元分配到NoC 的资源节点上， 并且使整个系统的通讯功耗最小。以蚁群算法为典型的生物仿生算法在解决NoC 映射问题方面应用比较广泛 。

3 结束语：

NoC 是未来芯片发展的方向， 而功耗问题是No c 设计的一个关键问题。本研究从不同的功耗模型出发， 从集成电路不同的设计层次、片上网络通讯功方面以及NoC 映射问题来讨论NoC 的低功耗设计， 综合现有功耗解决的最新方案， 对NoC 的功耗研