利用RF预失真实现功放线性化

印刷电路板(PCB)内实现，面积不到6.5cm2，并且BOM成本低。

借助为RFPD基本操作建立的基线可以描述更大的系统，并与DPD放大器线性化方法的使用进行比较。图5描述了DPD如何扩展信号链最前点的数字基带处的带宽(向有用信号增加预失真校正信号)。这种带宽扩展随即通过整个发射机链传播，并通过反馈路径再次回到数字基带。带宽扩展将增加时钟速率，扩大元件带宽要求，并导致更高的系统功耗，从而加重整个系统的负担。增加的复杂性包括(但不限于)极具挑战性的时钟发生器要求(包括抖动性能)，增加了对多极高频重构滤波器的需求，并需要宽带线性频率上变频器。

当采用DPD系统时，上变频器之后的滤波器频率响应必须足够宽，以适应有用信号加上功放预失真要求的带宽扩展。遗憾的是，由数模转换器(DAC)、上变频器等产生的位于滤波器通带内的任何噪声也将被功放所放大。在大多数应用中，消除落在接收频带内噪声的唯一方法是在功放输出端做文章。这要求所用滤波器的尺寸、成本和插入损耗随设计要求而改变。为了满足更加严格的抑制要求，滤波器成本也可能增加。由于这种滤波器而增加的任何插损都将降低效率，并要求功放得到更强的驱动才能在天线端取得原始设计要求的相同输出功率。因此，滤波器在一定程度上会负面影响通过使用DPD取得的好处。取而代之的是使用更低噪声的DAC和上变频器，尽量减少对功放后滤波器的需求，但与较高噪声的器件相比，成本和功耗会较高。

需要注意的是，功耗估算是基于集成的DPD/DSP特殊应用集成电路(ASIC)和外部模数转换器(ADC)、DAC、下变频器、时钟发生器和功率检测器。功耗估算不包括数字上变频器(DUC)、振幅因数减少(CFR)电路和功放，因为它们同时存在于DPD和RFPD实现中。

借助独立的RFIN/RFOUT架构和自适应射频预失真技术，Scintera公司的一体化方法允许只在需要的点位——在功放输入端注入校正信号。这种实现的好处见图6。时钟发生器、重构滤波器和上变频器的要求都有所放宽，同时从数字基带一直到功放的发射机链中的所有元件都可以工作在1倍信号带宽。不过，线性化器可以工作在超过5倍的信号带宽条件下，不会牺牲任何系统设计或功耗性能，因为最新残留互调产物可以被轻松滤除。SC1889/69总的预失真带宽约为250MHz，支持补偿即时带宽(有用信号)为20MHz时的11阶互调失真，或即时带宽为50MHz时的5阶互调失真。另外，基于RFPD的系统在功放前只需要一个窄带滤波器，从而放宽了DAC和上变频器的噪声要求，避免在功放输出端使用高价的滤波电路。虽然RFPD实现没有要求，但SC1889/69 RFPAL还是集成了完整的RFFB反馈路径，因而极大地简化了总体系统设计，并将受带宽扩展影响的有源元件限制为仅功放和线性化器件。这些好处导致非常低的功耗，以及相当简化的、更低成本的发射器和基带架构。

在本文所给的例子中，RFPD实现的功耗比DPD实现少4W。虽然在宏蜂窝设计中这种功耗差别不太重要，但在微蜂窝、毫微蜂窝和企业毫微微蜂窝设计中，基于RFPD的设计所具有的更低功耗、更低系统成本和更小外形封装是重要因素。SC1889/69 SoC还包含许多可选功能，例如为前向和反射功率提供测量功能，用于监视温度和频谱掩模条件的功能等，这些功能可进一步简化系统实现。

Scintera公司的射频功放线性化方法是将一部分预失真算法从数字域重新分配到模拟/射频域。图7中的几乎整个校正处理器模块都是使用射频/模拟电路(包括图8a所示的部分)实现的，因此与等效的数字实现方案相比，这种方法具有非常低的功耗、宽带宽性能和紧凑电路结构。

从校正处理器模块开始，RFIN信号经过一个正交相移器(QPS)后形成同相(I)和正交(Q)的信号分量[RFIN(I),RFIN(Q)]，并在多个位置得到使用。RFIN(I)和RFIN(Q)的包络功率也用于Volterra级数发生器模块，并通过应用非线性变换产生偶数阶互调项。为了补偿功放的存储效应，需要根据范围从0至300ns的延时项τ1至τ4产生4组不同的系数(图8a)。所有系数都是由运行私有自适应算法的数字控制器产生并单独控制的。针对每个存储项，先要累加偶数阶校正函数，然后与QPS产生的对应RFIN(I)和RFIN(Q)信号相乘。最后这个乘法运算会将偶数阶项转换为奇数阶项。然后再将I和Q校正信号相加产生RFOUT校正信号。校正处理器使用完整的360度调制器，因此能够校正任何相位和幅度的互调项。数字控制器根据RFFB反馈信号提供的信息对系数进行修正，然后将它们应用于校正处理器，直到找到能够最大限度减小代价函数(误差指标)的最优系数组。

监视模块大部分是在数字域中实现的，