双通道时间交替模数转换器增益和时序误差的实时校准

1 双通道TIADC中的失配误差

一种使ADC速度加倍的有效方法是将两个ADC并行设置，采样时钟反相操作。子ADC系统传递函数之间不可避免的微小失配会导致杂散谐波(tones)，能够显著降低可实现的动态范围。在这种ADC中有四种类型的误差：

1. DC 偏置误差;
　　2. 静态增益误差;
　　3. 时序误差;
　　4. 带宽误差。

在实际应用中，DC偏置误差很简单，可通过数字校准来处理。带宽误差最难应对，通常是通过精心的设计和布局来使误差减小。在本文中，我们将重点讨论增益和时序误差校准，因为他们是造成动态范围损失的主要原因。

2 建议校准方法

一般情况下，ADC的奈奎斯特带宽(Nyquist bandwidth)从未被充分使用，其中的一小部分通常专门为抗混叠(anti-aliasing)滤波器的滚降特性预留。这个未被使用的频段可用来引入约束校准信号。可选择正弦波用于校准，因为它很容易生成高纯度频谱，并可施加两个主要限制：

1. 幅度保持足够小，以避免对动态范围产生任何影响，同时提供足够的估算精度。实验表明，对于一个14位的ADC，-40dBFS到-35dBFS的幅度范围为最佳。

2. 频率被限定于以下的不连续值，以降低所述数字信号处理算法的复杂性：

其中，Fs是TIADC采样频率，P和K为待指定的整数，S=±1，取决于校准信号相对于奈奎斯特区边缘的位置(见图1)。校准信号可以很容易地在片上通过使用小数N分频锁相环(PLL)以ADC时钟作为参考信号来产生。选择足够高的K值，校准信号的谐波会在有用频带之外混叠，可降低对于滤波的要求。通过使用在PLL输出端的可编程衰减器能够实现摆幅的调整。

如果校准信号作为输入，x₀和x₁分别代表两个子ADC的输出，这可用等式1表示，而下面的等式2则将这两路信号联系起来(此处已忽略噪声)：

　　由于设计中的失配误差较小，通过使用一阶近似，可将这一组非线性等式线性化并求逆。

估算算法包括三个步骤：

1. 提取出校准信号，并采用LMS算法在子ADC输出端消除校准信号，产生时间离散信号x₀和x₁。这一算法要求在校准频率上施加数字余弦/正弦参考信号。余弦波信号的产生可使用大小为4K (实际中K<64)的小规模查找表(LUT)来实现，而正弦波信号则可通过简单地延时K值由余弦波信号来产生。

2. 如图2所示，使用LMS算法，可从提取出的x₀和x₁信号中相应地估算出系数h₀和h₁。

3. 从等式3中得到的线性方程组中可计算出增益和时序误差。

估算完成后，增益和时序误差被输入到数字校准引擎，使用简单的数字乘法器可对增益进行补偿，时序误差的校准可采用修正的小数延时滤波器完成，通过使用多相和对称方法可降低滤波器实现的复杂度。估算和校准引擎都在子ADC采样速率下运行，估算模块还可以采用降采样的方案以便进一步优化。

3 概念验证

可以使用图3中所示的测试设置产生包含下述特性的复合测试信号：

● 中心为300 MHz的一路TM3.1、20 MHz LTE载波

● 253.44 MHz、-35 dBFS校准正弦波，对应于S=1、K=8、P=2K，

由于该测试设置具有低噪声和高线性度D/A转换器]以及数控可变增益放大器(DVGA)，因此拥有非常高的动态范围。这里采用了集成有高分辨率可调增益和时序误差功能的商用14位/500Msps TIADC。ADC原始数据通过FPGA进行采集，并使用Matlab软件和IDT公司的校准算法来处理这些数据。TIADC的增益和时序误差分别被设置为大约0.5dB和5ps，以便对最差情况进行仿真。

图4所示为校准前、后的数据功率谱图。LTE载波镜像在校准前是-80dBFS，校准后减小了大约30dB，为-110dBFS水平。校准信号及其镜像已经被提取和抵消算法完全消除，此性能是在大约200μs收敛时间内取得的。

校准信号保持不变，而LTE载波中心频率则从50 MHz扫频到400 MHz，以便对频率行为进行评估。如图5所示，得到的镜像抑制(image rejection)表明，在两个第一奈奎斯特区内，动态范围的改进至少保持了30 dB。正如所预期的一样，如果带宽误差没有得到校准，会导致频率受到限制，从而使镜像抑制能力下降。