RFIC设计挑战及设计流程详解

设计的顶层要求、模块级要求和混合级策略有一个清晰的规划的话， "从两端到中间"的设计方式能够保证所有的模块都能满足主要的设计规范要求，并允许更为灵活的进度安排。因此，全面的仿真策略和建模规划非常关键。在成功实现了高级的可执行规范后，设计过程将深入到设计中某些特定的感兴趣区域，并制定感兴趣区域的验证计划。验证计划会规定测试如何执行，并确定哪些模块在测试中处于晶体管级。工程师要注意在建立和编写模型代码时不要过分复杂化，在开始时只需要简单的模型和必需的模型特性。

　　正式的规划过程是实现高效、全面验证的前提，有助于在设计初期捕获更多的设计错误并减少设计迭代次数。可以在最初对高级的系统描述采用仿真和测试计划，这样能快速实现调试。经验证有效后，它们会被用于模块的混合级仿真，以减少在设计周期后期出错的风险。

　　3. 多模式仿真环境

　　对加入系统级测试基准的RFIC进行HDL建模是自上向下设计过程的开始。这包括全部RF模块，以及所有的模拟部分和/或数字模块。第一步是在一个顶层测试基准中对全芯片进行行为级建模，并进行一些系统测试(如EVM和BER)。这会对IC设计的模块分割、模块功能和理想的性能特性进行验证。这种行为模型可作为混合级仿真的基础，任何模块都可以以晶体管级的形式插入进来并在顶层环境下进行验证。此外，全芯片和系统级的设定可作为一种回归模板 (regression template)，随着模块逐步成熟而不断用于验证，这也为整个设计过程提供了一种不断演进的设计方法。借助这种方法，在设计初期能够发现大量的问题，并能够保证充足的时间来解决这些问题。同时，不同的模块也能以各自的进度并行开发。

　　在整个仿真环境中，同一电路有不同的分析视图，其中可能包括行为级视图、版图前晶体管级视图和有关寄生效应的多种视图。随着模块的逐渐成熟，需要增加更多的晶体管级信息以测试RF/模拟接口和RF/数字接口。同时还需要使用混合信号仿真器来处理模拟、数字和RF描述，并将行为级和晶体管级抽象混合起来。为每一个模块或子模块选择合适的视图，管理运行时间和精确度，并在二者之间进行权衡，这可以通过仿真选项来实现，例如将晶体管导入快速Spice 仿真器中，或将晶体管保持在全Spice模式下。这种配置对电路和接口的敏感度有很高的依赖性。由于需要重复利用这些配置，对这些配置进行高效的管理显得很重要。这也提供了一种非常有效的机制来建立支持ACD的持续回归验证。

　　4. 模块电路设计

　　接下来开始电路的初步设计，首先进行电路研究并了解性能规范要求。这种早期研究有助于形成顶层的版图规划，对于RFIC来说顶层版图规划对噪声和模块级互连非常敏感。在该阶段，可尝试对螺旋电感等无源器件进行综合以满足规范要求，并在芯片上进行最初的布局。这个阶段可进行两项重要的工作：为螺旋电感创建早期的模型，并在模块级版图完成前用于仿真；对螺旋电感之间的互感进行初始分析。可在该阶段为所有的电感创建器件模型以用于仿真。

　　可以按照设计工程师偏好的方法进行仿真，频域或者时域仿真均可，设计工程师要综合考虑电路特点、仿真类型和仿真量等因素后再决定。一个单一的工艺设计套件和配套的设计环境可帮助设计工程师选择合适的仿真算法。可根据仿真类型以合适的方式显示结果。当模块级的电路完成后，设计工程师可以在顶层环境下使用行为激励和对外围芯片的描述来验证这些电路。

　　5. 物理实现

　　版图设计自动化功能(自动布线、连通性驱动和设计规则驱动的版图设计和布局等)是非常高效的。由于紧密地结合了原理图和设计约束规则，版图设计自动化能够极大地提升工作效率。布线器能够解决差分对、屏蔽线的布线问题，并支持手动设置每一根走线的布线约束。这就使物理设计过程像前端设计过程一样具有可重复性。虽然在初期要投入一些时间来建立这些工具，但它们在以后的设计过程中都是可复用的。

　　6. 寄生参数提取

　　在版图完成后，电磁场仿真(EM)可为无源器件生成高精度的模型。例如，可选择几个螺旋电感作为EM仿真的关键对象，具体做法是：用螺旋电感替换在设计过程中已经创建的一些模型，混合并匹配现有的模型。设计工程师需要全面监控螺旋电感的建模过程，并对运行时间和精确度进行权衡。

基于网络的寄生提取是随着版图出现后在整个设计过程中最重要的一个环节。RF设计对于寄生效应非常的敏感。由于设计工程师能够掌握任何区域、走线或模块的相关寄生信息，因此管理不同层次的寄生参数的信息就变得更为重要。不敏感的走线只需要RC参数，而敏感走线则需