MPC8xx系列处理器的嵌入式系统电源设计

各种功耗模式之间的切换

MPC8xx处理器低功耗模式操作是受时钟模块中低功耗分频器控制的。此低功耗分频器允许用户在保持SPLL锁定的状态下，动态地调整MPC8xx处理器各模块操作频率。在正常低模式中，用户可以在非常低的频率下保持整个芯片的功能。当时钟分频器值被修改时，立即改变系统操作频率。通过修改SCCR中的分频系数字段的数值，就可以控制低功耗分频器。通过软件正确设置PLPRCR中的系统时钟源(CSRC)和低功耗模式(LPM)字段，以及机器状态寄存器(hISR—Machine Status Register)中的POW位，MPC。8xx处理器就可以从正常模式进入磕睡、睡眠或下电模式，并且其使用中断(包括来自中断控制器的唤醒中断一jrqx信号和来自系统配置和保护逻辑的RTC、PIT、TB或DEC中断)自动退出上述低功耗模式，如图2所示。注意一个使能中断清LPM字段，但不改变CSRC位。



来自中断控制器的唤醒中断，不是系统退出低功耗模式的快速响应中断。通常，由IRQX信号产生的中断从正常低、磕睡高、磕睡低、睡眠或深度睡眠模式唤醒的时间为3～4个SPLL输出时钟(VCOOUT)。例如，在一个75MHz的系统中，其唤醒时间需要6Ons～8Ons。在MPC8xx系列处理器中，唤醒中断定义为来自中断控制器的电平敏感中断，其只在中断源位被清之后才无效。来自中断控制器的所有中断源唤醒时间都是使用实际运行的MPc8xx处理器的通用系统时钟(GCLKl)来测量的，一旦一个中断被识别，其将花费2～4个GcLKl时钟周期来达到正常高模式。例如，在一个75MHz、DFNL=111(256分频)的系统中，其唤醒时间为1O.24 u s～2O.48 μs。此外，来自系统配置与保护逻辑模块的实时时钟、周期中断定时器、时基计数器或递减器中的任何一个中断都可能设置PLPRCR中的定时器中断状态(TMIST)位。当TMIST位被置时，MPCC8xx处理器时钟模块把此中断作为一个待决中断，因此这种类型中断通常为快速响应唤醒中断。因此，在系统进入任何一个低功耗模式(正常高模式除外)时，必须清TMIST位。

在正常和磕睡模式中，系统可能处于由SCCR中DFNH字段定义的高模式或由DFNL字段定义的低模式，通过PLPRCR中系统时钟源(CSRC)位的设置，系统可以在高频与低频之间来回切换。在系统从正常低模式到正常高模式之前，必须满足下列条件之一：①通信处理器模块(CPM)必须有效，即CPM_ACT必须为l；②中断控制器的一个待决中断必须被识别，即INTERRUPT必须为l；③MSR中的POW位必须被清(正常模式)。若没有一个条件被满足，CSRC位被置位和中断状态被复位，则系统自动切换回正常低模式；若CPM有效，则系统自动从磕睡低模式切换到磕睡高模式，换句话说，当CPM为空闲并且CSRC为被置位，则系统自动切换回磕睡低漠式。来自中断控制器的一个待决中断把系统从磕睡模式转换为正常高模式。在复位之后和当退出低功耗模式出现复位时的缺省状态时，MPC8xx处理器都处于正常高模式。

当来自中断控制器、实时时钟、周期中断定时器、时基计数器或递减器的唤醒中断被识别时，MPC8xx处理器退出深度睡眠模式，进人正常高模式。在深度睡眠模式中，由于SPLL不使能，因此这一模式的唤醒时间最大为500个OSCM时钟。在1对1模式中，唤醒时间可能最大为1000个EXTCLK时钟。例如，若SPLL输入频率为32kHz，则唤醒时间最大为15.6ms，在1对1模式中，若SPLL输入频率为4MHz，则唤醒时间最大为125μs。

为了退出下电模式并且进入正常高模式，当定时器溢出(TEXP)引脚有效时，必须通过外部逻辑使硬件复位(HRESET)引脚有效。当来自实时时钟、周期中断定时器、时基计数器或递减器的唤醒中断出现时，自动置PLPRCR中的TEXPS位，进而使反映TEXPS位逻辑值的TEXP引脚有效。HRESET有效的时间必须比唤醒供电所花的时间与SPLL达到锁定状态所花的时间要长。退出下电模式的另一种方式是，当TEXPS位被清和TEXP引脚无效时，使HRESET引脚有效，这将导致MPC8xx处理器在复位时自动置TEXPS位，进而使TEXP引脚有效，系统进入正常高模式。通常，若定时器溢出置TEXPS位，则MPC8xx自动使TEXP引脚有效(若使能)后出现CLKOUT，表明MPC8xx正准备退出下电模式。因此，在具有下电模式功能的嵌入式系统中，必须引脚控制的电源开关电路，这样才能保证电模式时功耗达到最低。

3 MPC8xx系列处理器电源电路设计

MPC8xx系列处理器电源系统有4种类型的供电引脚：I／O缓冲器与部分时钟电路供电引脚(VDDH和GND)、内部逻辑与时钟驱动器供电引(VDDL和GND)、SPLL模拟电路供电引脚(vDDsYN和VSSSYN)、保持有效电源供电引脚(KAPWR)，以及用于控制下电模式切换的