认知无线电：现场可编程射频器件提供突破性的机会

FPGA 可以用来解码由FPRF芯片输出的数字I&Q数据，也可以用来编码该数据进行发送。使用FPGA执行基带功能的硬件加速任务的优势是，它可以针对 没有现成ASSP器件可用的演示系统进行设计，比如认知无线电系统这种情况。设计可以加以定制以适合系统，而且由于逻辑部分在操作期间可以进行动态重配 置，所以能够实现某种复杂的硬件加速效果。例如，逻辑部分可以经过重配置产生I&Q数据，进而在信道的信噪比较差时提供正交相移键控 (QPSK)，或者在信号条件较好的情况下提供正交幅度调制(QAM)实现更快的数据传送。即使低成本FPGA也有的另外一个优势是，它们包含复杂的时钟 管理模块。这些模块可以通过整合模拟PLL或数字锁相环(DLL)提供频率综合和相移功能。低抖动时钟发生和抖动滤波功能则可以用来产生时钟，进而驱动 FPRF的收发PLL，满足要求不太严格的应用需求。

FPRF芯片逻辑和参数的重配置智能是由系统处理器上 运行的软件提供的。赛灵思和Altera公司的器件都包含高性能ARM处理器，并作为硬件内核的方式嵌入在里面与可编程逻辑放在一起。这样就有机会减少芯 片数量并提高系统性能。下面的文字描述介绍了将赛灵思的Zynq器件用作基带芯片的概念。之所以选择Zynq是因为在ARM和可编程逻辑之间有多条快速片 上连接和数据总线可提供高带宽。另外，诸如Linux等操作系统(OS)支持、设计和调试工具以及用于设计可编程逻辑和ARM组合的全面支持生态系统也都 是现成的。

在认知无线电中，第一步操作是扫描空中电波是否有免费频率。Zynq器件上的处理器按顺序设置FPRF中的带宽和 增益控制，并使用SPI接口加载寄存器(图中为了看得清楚将它们显示为单独的路径，实际在四线SPI上使用了时分复用技术)。ARM处理器和可编程逻辑内 核的组合用于通过SPI改变接收PLL上的小数N和频率值。这样就能让Zynq经过所有信道，而接收到的I&Q数据提供了信号的瞬时电平。可编程 逻辑一般用于处理来自FPRF器件的数据，ARM软件可以被编程为暂停在信号低于预定义电平的任意信道上。如果需要的话，Zynq还能调整增益或带宽以确 保信道没有业务。需要的话，系统还能在整个过程中通过多次扫描来建立当前的业务图案。

图4：FPRF接收器在软件控制下扫描免费信道，并锁定到所选的频率。

一旦状态确定，认知无线电就能发送它所选择使用的频率、带宽和调制方案，并且可能在专门针对这些数据的预定信道上发送。FPRF能够支持全双工操作，一旦在认知无线电的发送和接收端之间相互同意所用的收发信道、带宽和调制方案，系统就能切换到这些设置。

图5：FPRF中发送器的软件控制。

集成了两个ARM处理器的FPGA将 有足够资源运行Linux等操作系统(OS)以及软件栈。可编辑逻辑可以包含用于错误检测和纠错的纠错码。突然的错误增加一般意味着另一台无线电设备在用 相同频率发射信号。在这种情况下，软件可以决定重新扫描免费频率，并与远端接收器协商切换到另外一个信道上。FPRF还能够在跳频系统中工作。在这种跳频 系统中，信道将根据预先定义的顺序周期性的改变，常见于安全通信。

适应各种调制方案和不同带宽的能力使得认知无线电能够最优化即时可用信道。例如，如果准备在低噪声、宽频带上传输数据，那么FPRF带宽可以设置在 28MHz，并使用高阶调制方案(如16QAM)进行快速数据传送。而语音则可以使用受限的带宽设置(比如1.5MHz)在拥挤的空中电波中实现通信。

更 复杂的设计可以采用两个FPRF器件完成，这种方法支持2 x 2多入多出(MIMO)传输。MIMO技术有许多很明显的优势，因为它们能够利用高电平的多径传播方式在有噪信道中实现可靠接收。另外，MIMO可以用来 提高信道的总体数据传输速率。每个FPRF器件连接到自己的收发天线，FPGA设计则利用额外电路完成基带信号的解码。

正如你预计的那样，搭建认知无线电仍面临许多挑战。接收器框图显示片上有3个低噪声放大器(LNA)。 其中有一个针对300MHz至2800MHz的信号进行了优化，另外一个覆盖1.5GHz至3.8GHz范围，第三个LNA设计工作于完整的0.3GHz 至3.8GHz范围。在受限带宽下器件将有更好的灵敏度和噪声系数，如果设计必须覆盖整个范围，那么这点是必须要考虑的。另外一个挑战是设计非常宽带的天 线，这些天线要求在所有信道上都具有很高的效率。对于在受限的频率范围工作的系统来说这个问题可以得到简化。最大射频输出功率为1mW的Lime器件非常 适合小蜂窝要求的短覆盖范围，但在认知无线电应用中需要进行放大。同样，如果要求完整的射频频谱，这方面也是一个挑战。

已经 有开