星载单片机系统抗干扰技术

3.2.4 印制板PCB抗干扰设计  

随着技术的飞速发展，PCB密度越来越高，PCB设计好坏对单片机系统影响很大。  

a.设计时尽量选择多层PCB板，其中一层为地层，一层为电源层，这种选择能形成良好的退耦电路，并加入地线的屏蔽，可防止产生低电位差和元件之间的耦合。  

b.晶振与单片机引脚尽量靠近，引线越短越好，用地线把时钟区隔离起来，晶振外壳接地并固定。  

c.电源线，地线应尽量加粗，除减小压降外，还能降低耦合噪声。  

d.TTL，CMOS器件的地线要呈辐射网状，避免环形。两种器件接口应考虑电平匹配。  

e.印制板布线时，将微弱信号电路与易产生噪声污染的电路分开布线，信号线与强电控制线路、电源线路分开走线，且相互间保持一定的距离。配线时应区分交流线、直流稳压电源线、数字信号线、模拟信号线、数字地、模拟地等。配线间隔越大，配线越短，则噪声越小。信号线应尽量远离高压线路，如受条件限制，信号线不能与高压线离得足够远，就要采用信号线接电容等各种抑制电磁感应噪声的措施。用地线将数字与模拟区隔离，数字地与模拟地分离，最后在一点接于电源地。交流地和信号地不能共用。  

f.布线时避免90°折线，减少高频噪声发射。尽量减少回路环面积，以降低感应噪声。  

g.元件面与焊接面应采用垂直、斜交或弯曲走线，避免相互平行以减小寄生耦合，避免相邻导线平行段过长。  

h.单片机和大功率器件要单独接地，大功率器件尽可能放在电路板边缘。  

i.信号频率过高的信号线，要加终端匹配电阻。为提高干扰抑制能力，探测器连接电缆可采用金属网状屏蔽线抑制静电感应，采用双绞屏蔽线抑制电磁感应。  

j.高频电路应就近多点接地，以避免地线间耦合，低频电路应一点接地，以减少地线造成的地环路。  

3.2.5EFT抗干扰技术  

振荡电路的正弦波信号受到外界干扰时，其波形上会叠加一些毛刺。以施密特电路对其整形时，这种毛刺会成为触发信号干扰正常的时钟信号，交替使用施密特电路和RC滤波可使这种毛刺不起作用，这就是EFT抗干扰技术。  

3.2.6减少敏感元件的干扰性  

a.根据电路参数选择合理器件，尽量选用集成度高、温漂小、抗干扰性能好以及功耗小的器件。  

b.对单片机闲置的I/O口，不能悬空，应接地或电源。其它IC的闲置端，在不改变系统逻辑的情况下，接地或电源。  

c.在速度能满足要求的前提下，尽量降低单片机晶振和选用低速数字电路。  

d.电路板上每个IC都要在VCC与地间并接一个0.01uF"0.1uF去耦电容，起到滤波的作用。注意电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。  

e.对单片机使用电源监控和看门狗电路。  

f.单片机的标准退耦电路是一只100uF的电容并联一只0.1uF的高频电容，这两只电容应尽量靠近V/V的地方，以减少环路效应。  

g.单片机数据总线、地址总线和控制总线是单片机与外界进行信息交换的唯一通道，为提高总线的可靠性，可为总线配置总线驱动器，以及配置总线上拉电阻。  

3.3 软件干扰抑制技术  

硬件抗干扰措施往往并不能完全消除干扰，单片机系统仍会受到侵害，软件抗干扰技术可进一步减小各种干扰的影响。  

3.3.1 指令冗余技术  

以MCS-51为例，CPU取指令过程是先取操作码，再取操作数，当CPU受到干扰后，往往将一些操作数当作操作码来执行，引起程序混乱。为了使“跑飞”的程序迅速回到正轨，应多用单字节指令，并在关键地方插入两个字节以上的单字节NOP指令，通常是在双字节和3字节指令之后插入。以及在一些对程序流向起决定作用的指令（如RET、RETI、LCALL、SJMP等）前插入两条NOP指令，以保证程序迅速纳入正轨，或将有效指令重写，保证指令正确执行，这便是指令冗余。  

3.3.2 软件陷阱技术  

当程序“跑飞”到非程序区时，指令冗余将无法解决问题。此时可设置软件陷阱，截断跑飞的程序，将其引向指定位置，在进行出错处理。如MCS-51，假设出错处理程序的入口地址为ERROR，可在适应的地方如下设置指令：  

NOP  

NOP  

LJMP ERROR  

软件陷阱主要安排在未使用的中断区，未使用的程序空间以及非程序空间，程序运行区及中断服务程序区。