能满足更小尺寸需求的制程技术

随着便携式电子产品变得越来越小、越来越轻薄，制程技术也不断创新。本文将介绍的用于智能卡的FCOS封装、VIP50工艺和芯片级封装（CSP）不但满足了更小的元器件尺寸需求，而且能够实现更好的产品性能。

1 能满足第三代智能卡尺寸要求的FCOS封装

英飞凌公司与德国智能卡制造商Giesecke & Devrient推出的用于智能卡的FCOS封装可满足新型第三代智能卡（UICC）对尺寸的要求。FCOS模块的厚度不大于500μm，整个模块的金触点位于芯片卡的左侧。

FCOS封装（上）与金线焊接（下）的对比

FCOS模块中芯片的功能衬面直接通过导电触点与模块连接，不再需要传统的金丝和合成树脂封装。由于封装中省去了金属线，大大节约了模块空间，一方面可以在模块尺寸不变的情况下安置更大的芯片，使芯片卡具有更多的功能；另一方面也可以使芯片卡的模块尺寸更小。此外，与传统的金线焊接（bonding）技术相比，采用FCOS的芯片卡具有更强的机械稳定性和光学视觉效果、更小和更薄的模块尺寸、更强的防腐性和韧性，并且采用了非卤素材料，符合RoHS指令。

第三代 智能卡的尺寸是目前SIM卡的一半

欧洲电信标准组织(ETSI)已决定在手机中使用更小尺寸的智能卡，新型第三代智能卡可应用于超薄移动电话、手持读卡器和其他终端设备。今后SIM卡的尺寸只有12mm×15mm，这要需更小的芯片卡模块，而FCOS正好能满足这一需求。

2 使放大器性能更高、尺寸更小的VIP50工艺

VIP50工艺是美国国家半导体独有的绝缘硅（SOI）BiCMOS工艺，适用于放大器芯片的生产。该工艺采用的薄膜电阻不但有微调功能，还具有极高的准确度，令其在很多方面都优于传统的双极或CMOS工艺。

所有VIP50的晶体管都装设于绝缘硅（SOI）圆片之上，然后以沟道互相隔离。这种隔离设计可将寄生电容减至最少，并大幅提高放大器的带宽功率比。隔离的另一优点是即使信号电压高于供电干线电压，芯片内的晶体管仍可调节有关的信号。此外，由于SOI技术可以防止漏电情况出现，即使在工厂及汽车内等极高温度的环境下操作，也不会对放大器的性能产生任何不利的影响。

VIP50工艺晶体管的隔离沟道设计

由于加设了高速垂直NPN及PNP晶体管，VIP50工艺的双极及CMOS模拟专用晶体管可以减少噪声，为调节高精度模拟信号提供一个理想的低噪声环境，同时减低了功耗。由于BiCMOS工艺添加了垂直PNP晶体管，放大器可以加设高度平衡的输出级，以便进一步提高放大器的带宽功率比。

VIP50双极晶体管与最低门长度为0.5μm的“模拟级”MOS晶体管搭配使用，不但可以发挥最佳的匹配准确度，还有助于减少中低频噪声。对于MOS晶体管是信号路径重要组成部分的系统来说，上述的两个特色便显得非常重要。添加了MOS模块之后，工程师也可将更大量的混合信号技术及数字技术集成一起。

3 芯片与封装面积比接近1:1的芯片级封装

CSP（Chip Scale Package）可以让芯片面积与封装面积之比超过1:1.14，已相当接近1:1的理想情况。由于电路接线最短，可在最小的引脚范围内提供最高密度内部连接，CSP能满足对产品尺寸更小设计要求，又能保持产品坚实耐用，甚至可以降低生产成本。

0.4mm间距的芯片级封装

加州微器件公司近日推出了0.4mm间距CSP Centurion EMI滤波器CM1440、CM1441和CM1442，其外形尺寸比现有的间距0.5mm的CSP产品小30%以上，比现有的TDFN产品小42%。因其性能更高、尺寸更小，非常适合为手机提供静电放电（ESD）保护