Agilent LVDS传输系统测试方案

ps至几个Gbps。为了保证高速信号的传输，LVDS使用差分线提供双向数据收发，因此可以用比较小的信号摆幅提供更高的传输速率，而且差分线本身具有更好的抗干扰能力和更小的EMI，可以支持更长的电缆传输。由于LVDS的信号速率比较高，因此要对LVDS信号进行可靠的探测，对于示波器和探头的要求也非常高，通常测量要求使用2.5G~4G带宽的示波器。Agilent的DSO9000系列示波器由于具有很小的底噪声和触发抖动，平坦的带内频响特性和很小的Return Loss，因此非常适合于进行象LVDS这样的高速信号的测量。同时Agilent的DSO9000系列示波器还具有业内最深的存储深度（通道的内存可以到1Gpts），适合用于复杂事件的记录和分析。

高速串行LVDS信号质量测试的测试项目通常为：

1. 眼图、模板测试

2. 抖动分析

为了验证LVDS的信号质量，通常会要求进行眼图、模板的测试，这就还需要借助Agilent的高速串行数据分析软件，它可以灵活设置LVDS时钟恢复所需要的锁相环形状及带宽，还可以提供LVDS信号的眼图和模板测试功能。对于模板测试失败的波形，Agilent的DSO9000示波器还有一个非常独特的功能：失效bit定位，即可以将模板测试的波形展开，看到造成模板测试的各个特定的bit，这对于定位问题的原因非常有用。下图是个失效bit定位的例子。

DSO/MSO900系列的去嵌入功能对于LVDS的信号调试也非常有用。去嵌入（De-Embed）方法最早来源于网络分析仪。网络分析仪号称仪器之王，其应用范围和测试精度是很多其它仪器无法比拟的。网络分析仪的测试精度之所以高，很大一方面在于网络分析仪有一套非常成熟的校准方法和理论，可以有效消除仪器内部和测试附件所带来的误差。这种方法应用在实时示波器里，可以用来消除测试电缆或夹具带来的误差或者评估测试电缆或夹具对信号的影响。如下例所示，去嵌入方法可以用来评估LVDS电缆对于信号的影响，其实际运算结果和实测结果非常接近。

高速信号产生问题的原因很多时候都是由于抖动造成的，LVDS信号出问题也有一半的原因都是由于时钟的抖动。时钟和信号中抖动的成因是很复杂的的，总的抖动成分TJ中包含了确定性抖动DJ和随机抖动RJ，而DJ和RJ又分别是由很多因素构成。因此LVDS的测试中应包含各抖动分量的测量项目。LVDS要准确测量TJ和DJ，需要借助于相应的抖动分析软件。下图是用9000示波器的EzJIt Plus抖动分析软件进行抖动分解的一个测试例子。

3/ 高速互连电缆和PCB的阻抗测试，用于保证传输链路的信号完整性；

在较低数据速率时，驱动器和接收机一般时导致信号完整性问题的主要因素。以往人们通常把印刷电路板、连接器、电缆和过孔当成是简单的部件，稍加考虑或者无需考虑其他因素就可以很容易地把它们组成一个系统。现在，从逻辑电平0 到逻辑电平1 的数据上升时间已不到100 ps，当这么高速的信号在传输线路上传输时会形成微波传输线效应，这些传输线效应对于信号的影响会更加复杂。很多系统内的物理层有许多线性无源元件，它们会因阻抗不连续而产生反射，或者对于不同频率成分有不同的衰减，因此作为互连的物理层特性检验正变得日益关键。

一般用时域分析来描述这些物理层结构的特征，为了获得一个完整的时域信息，必须要测试反射和传输（TDR和TDT）中的阶跃和脉冲相应。随着信号频率的提高，通常还必须在所有可能的工作模式下进行频域分析，以全面描述物理层结构的特征。S参数模型说明了这些数字电路所展示出的模拟特点，如不连续点反射、频率相关损耗、串扰和EMI等。

传统PCB板的阻抗测试方法不能完全描述信号经过传输线路后的行为特点，因此对于这些高速传输线和连接器的分析也要把时域和频域结合起来，采用更高级的分析方法，其中一种很有效的工具就是物理层测试系统(PLTS)。

物理层测试系统（PLTS）适合用于信号完整性分析。如下图所示，PLTS 软件引导用户完成硬件设置、校准和数据采集。时域反射计（TDR）和矢量网络分析仪（VNA）都可作为测量引擎，它们各自的校准向导将允许您采用先进的校准技术。它帮助您去除不需要的测试夹具效应，比如电缆损耗、连接器不连续性和印制电路板材料的介电损耗。用PLTS器件数据库通过许多有用方法观看器件的性能特性, 可用Novel眼图综合引擎完成熟悉的时域分析(TDR 和TDT)。对于高速数字标准，例如HDMI和串行ATA，由于高速数据的快上升时间沿会在背板通道内产生微波传输线效应，所以现在频域分析已处于主导地位,因此我们经常需要测试输入差分插入损耗(SDD21)。PLTS提供的虚拟位图发生器允许把用户定义的二进制序列或标准PRBS