SoC的发展将使测试与测量设备嵌入芯片

模拟域

　　与片上数字测试仪器的发展趋势类似，现在对于用片上测试仪器生成与测量模拟信号也有越来越大的兴趣。如果数字测试仪器的源头要追溯到 CPU 核心，那么模拟仪器就起始于高速串行接口的核心。但技术在模拟域中也有分支，如包含带有传感器、用于自动校准的测量系统，混合信号伺服系统，以及用于校准与测试的仪器。

　　与数字世界一样，高速 I/O 片上测试仪器背后的动力是关键信号日益缺乏可见性。Rambus 首席高级工程师 RICh Perego 说："外部探头的存在就会改变一个高速链路。并且，能看到一个波形还是有价值的。"

　　Rambus 设计工程经理 Ken Chang 补充说："一般情况下，可以直接探测发射器，但不能只探测接收器。必须提取片上数据，推算出眼图或 Bathtub 图，从而间接地探查接收器。"

　　这种方法在高速接收器中变得更加重要，否则就不能看到块内发生了什么。 Vitesse的高级应用工程师认为，无法从外部看到信号在均衡前或后的样子。必须从接收器内部作这些观察。

　　Rambus 解决这种问题的办法实际上是将接收器用作自己的测量仪器。这个步骤起始于将可编程伪随机模式发生器与码流比较器集成到 I/O 块中。然后，设计者就可以增加足够多的电路，对发射器和接收器作数字调节（图 1）。例如对发射器，这种方法意味着要控制数字输入和 DAC 的电流摆幅与相位，并且能够修改均衡片系数。Perego 解释说："这可以通过扫描时序与电压，建立收发器性能的 shmoo 图。"

　　对于接收器，这可能意味着要调整接收放大器的相位与增益。这个过程可以让设计者扫描相位，并在码流比较块的输出处观察误码率累加器，而提取出时序余量。

　　这种测试仪器技术的巧妙之处在于尽可能在数字域中完成。例如，可以利用延迟锁定回路中的数字反馈路径，用数字方法控制接收器的相位。或者可以将一个数字值送给一个 DAC，DAC 再为一个关键节点增加一个偏置，以此调整增益。电路中的这些插入都并非不重要，尤其是在模拟节点情况下，此时任何变化都可能造成断路。但它们是可以实现的。

　　Vitesse 最近使接收器测量仪器更进了一步，创造了一种有趣的双通道方案（图 2）。这种概念将一个通道（通常是接收器的主数据通道）设定在眼的中心。然后设计者可以改变接收器的相位与增益，在每个点停止，收集充足的数据以精确估计误码率，等等，从而在相位与振幅点的范围内扫过第二个基本上完全相同的通道。经过软件后期处理的结果会是一个眼图，或是接收器自身所收集数据的一个 bathtub 图。由于第二个路径从物理上与作测量的读取路径相同，数据要比探针或示波器的可能实现更精确。设计者可以看到从均衡器进入接收采样器的精确信号，而不是失真的近似。

　　但高速 I/O 并非这种概念的唯一应用。例如，意法半导体公司将相当多的测试仪器置入了它的高端磁盘读取通道 IC。同样，重点是用电路尽可能多地完成外部控制的测量。但在这种情况下，增加的电路可以很复杂。

　　意法半导体公司数据存储部的架构经理 Angelo Dati 说，在一个读取通道芯片中的内部仪器可辅助芯片的初期纠错与校准，一旦安装了芯片，它可以帮助确定复杂介质/电子系统的特性，并且在工作期间对电压、温度、磁头高度和其它变量提供连续补偿。

　　相应地，读取通道有很多测量仪器。例如，从用于温度和电压的简单传感器，到比较器与线性滤波器，控制处理器可以检查确定是否要调用一个本地有限状态机上的校准程序。状态机运行一个闭环校准程序，它可以改变电压偏移、增益以及偏置点来纠正问题，如通道的低通滤波器截止点的温漂趋向（图 3）。

　　更复杂的测量不仅能补偿运行中的变动，而且还能帮助设计者与产品工程师将芯片精细调整为某种特定的磁头/介质组合。Dati 称，其中一种可望用于基于模式匹配的自适应循环系统。芯片内测量仪器产生一个模拟波形，系统将其送入读取电路，并与来自读取头的输入信号作比较，给出一个频率误差信号。这个信号为适应磁头/介质噪声组合体的噪声与非线性特性提供反馈。这是闭环过程。但 Dati 称："不存在收敛的证据。我们必须为自适应回路提供一个使之工作的好的初始值。"

　　另外，在硅片建立以及制造时，对于磁盘组件的谐波分析还有一些有用的方法。芯片中实际上包含了 Dati 所说的"一种低等级频谱分析仪，如一个 FFT 引擎，但简化为只观察某些特定频率，因此比通用频谱分析仪要简单"。测试仪器的谐波分析有很多有价值的目的。例如，查看不应存在的特定频率，可以检测并量度磁头/介质子系统的非线性。另外，通过查看频率包络，可以估计出磁间隙，即磁头在介质上的高度。Dati 解释说："今天的磁盘必须这么做。因为，如果你不测量和调整磁头高度，普通大气压差就可能造成磁头损毁。"

　　一台频谱分析仪似乎是一个大型仪器，不可能在没有影响情况下插入一个成本高度敏感的芯片中。但 Dati 称，事实上"接收器正在越来越庞大，以致于很容易在设计中隐藏一些测量仪器电路。"

　　这种意见可能是片上测试仪器未来的一个良好说明。随着芯片变得越来越复杂，不仅对片芯上的仪器存在着需求，而且还有更多探索功能电路的机会，从而快速地将模拟测量转到数字域中。并且现在有更多的空间可以隐藏一个相当复杂的块，如经过修改的 FFT 引擎。

　　下一步可能是看数字域发生了什么事：将模拟测量从分属芯片不同部分的时域和频域提取出来，以提供一个混合信号系统完整状态的图像。只有采用这种片上工具，才有可能证明调试下一代复杂芯片的可能性，并在其完全运行以后保持不断改进。