采用混合信号控制器进行混合工作

DCO，使分压的 DCO 频率与 ACLK 频率相匹配。这是 DCO 与 ACLK 相乘的结果。

DCO/FLL 组合实现了事件驱动的极低功耗激活特性，电流时间长度较长，最小化待机模式，又不降低性能。当中断要求从系统获得服务时，正常情况下 DCO 在待机状态下会自动启动。快速响应的高速 DCP 时钟计时系统尽快地为请求提供服务，而后再返回待机状态。

始终开启的 ACLK 时钟计时器提供了方便的嵌入式实时时钟。计时器每秒钟触发一个中断。由于 DCO 几乎不需要启动时间，因此嵌入式实时时钟功能不需要任何成本就可作为简单的软件功能实现，而且不会对整体性能造成影响。一个基本的实时时钟功能要求不到 100 个 CPU 周期。CPU 时钟速度标量为 1 MHz 时，实时时钟功能的工作时间为每秒 100us，或 0.0001%。工作中的 CPU 电流为 250uA 时，实时时钟功能向整体系统功率预算添加的不足 25nA 。

保持灵活性

混合信号快闪MCU的功能在集成性方面相当出色，但大多数应用都不会为了集成而放弃模拟设计的灵活性。从芯片制造商的角度来看，最希望的是让产品能够满足尽可能广泛的应用领域，从而实现较高的投资回报。为了解决灵活性这一问题，混合信号快闪MCU利用了其内在的可编程性，提供了软件上可配置的模拟外设，而不仅只是固定的功能。

嵌入式ADC就输入通道、采样时间、采样率以及电压参考源都提供了完全的控制。只需在控制寄存器中设置一下数字，就可通过软件针对应用选择所需的特性。DAC 可提供选择输出格式、触发源、多个DAC分组以及为实现功率驱动的最佳平衡而配置模拟输出缓冲的功能。运算放大器通常是所有设计中最具体、最关键的模拟组件，具有若干寄存器，可实现全面的可编程性，其中包括建立时间、轨至轨输入以及反馈电阻等。在嵌入多个运算放大器的帮助下，可轻松实施诸如差分放大器与测量放大器等复杂的电路。

由于所有所需的模拟与数字特性都由基于快闪的软件进行配置，因此我们直到在最终产品出货之前都可以不断模拟优化设计，不必为较长的研制周期 ASIC 而头疼，也不会出现再设计成本。此外，利用基于快快闪的配置，相同的硬件可就几种不同的最终产品重复使用。举例而言，某产品须向几个不同的地区出货，要求不同的用户界面。利用快快闪，我们就可以嵌入具体地区的配置，而所有其他特性都是相同的。基于快快闪的产品还具备售后可升级性。

更高的性能

在混合信号快闪MCU中嵌入模拟功能消除了分离设备之间彼此接口的开销，从而提高了系统性能。数据转换器与 MCU之间的通用接口是同步外设接口（SPI）总线。SPI接口占用的板级空间极少，仅要求带有四个信号引脚的MCU串行端口：芯片选择、时钟、数据输入以及数据输出。更大的成本是为SPI中断提供常规服务时发生的软件开销，通常中断造成的开销在50个系统CPU周期范围内，此外还须存储接收与传递的数据。在ADC采样率为100ksps、每个采样开销为50周期情况下，MCU必须每秒保持5,000,000个周期。在另一方面，利用嵌入式数据转换器，服务非常简单，只需读取单一的寄存器，再将结果移动至存储器即可，从而可减少系统周期和功耗达50% 以上。

为了进一步提高性能并降低功耗， （如MSP430FG43x）还包括直接内存存取 (DMA) 控制器。DMA 在嵌入式混合信号外设之间提供了最终的访问连接，可以实现完全可配置的自动化数据传输，并且不占用 CPU。对重复性将数据移进移出存储表的数据转换器等外设而言，DMA的性能提升非常明显。利用DMA，每次传输只需两个系统周期，与那些与外部设备相连的系统相比，减少的系统开销高达25倍。利用DMA，最新可用的系统资源可以再次分配，实现更先进、更多样化的特性，也可用显著延长等待间隔，减少功耗，以延长电池寿命。

多方面工作的结合

目前基于快闪 MCU 的混合信号 ASSP 的开发要做到快速投放市场、封装致密以及更精确的模拟，这就要求新的思维方式。经典的 MCU 风格在线仿真器 (ICE) 已被嵌入式仿真所取代。嵌入式仿真逻辑的小内核驻留于实际的 ASSP 上，采用业界标准的 JTAG 接口可以进行串行访问。随着高性能混合信号系统的出现，必须保证单位为微伏的模拟信号的完整性，嵌入式仿真的重要性更加明显。笨拙的 ICE 几乎不可能实现这样精确的信号完整性，因为 ICE 对电缆串扰太过敏感。

从开发的第一天起，利用嵌入式仿真，固件工程师就可以毫无阻碍地在实际生产系统中进行开发和故障调试。由于结合了ISP快闪存储器以及无障碍的嵌入式仿真的灵活性，因此目前的混