超长指令字DSP面向MP3、PMP中的SoC应用

台湾地区的研究人员已自主开发出了一种超长指令字(VLIW)DSP|0">DSP，适用于MP3、PMP及其它低功耗便携产品中的SoC。同时，他们也在致力于开发下一代多内核、多线程架构，以处理高清编码或视频搜索之类的任务。

这款被称为PAC 1的DSP历经了近三年的开发，最近终于能同时满足性能与功耗的要求，激起了多家目前商业设计要用到这类DSP的芯片公司的兴趣，台湾地区的工业技术研究院(ITRI)SoC科技中心副主任张志伟表示。

32位的PAC 1基于台积电0.13微米工艺，采用一个带标准单元的ASIC流实现，工作频率为250MHz(1,250Mips)。在定制设计中，利用硬宏(hard macro)以及一些关键路径，PAC 1有可能达到300MHz(1,500Mips)。无存储器时PAC 1功耗为0.08mW/Mips。虽然ITRI SoC科技中心并没有用90纳米工艺进行流片，但它相信，利用标准单元这款DSP可以达到400MHz (2,000Mips)，而利用硬宏和一些关键路径可再攀到450MHz(2,250Mips)。

该架构支持动态频率、电压调节以及单独关断闲置模块。张志伟将PAC 1和Ceva公司较早发布的X1600或StarCore公司的2000系列进行比较，声称PAC 1可扩展并可编辑，而且已经以硬核形式供货。PAC 1包含了一个标准的开发工具套件(例如编辑器和调试器)、一个覆盖所有流行算法的多媒体库，以及部分新开发的标准，例如中国大陆的AVS等。

用于本地设计

在PAC 1方面，ITRI采取面向本地应用的路线。ITRI并没有专门成立一家IP销售公司来涉足充满风险的IP服务市场，而是鼓励自己的工程师利用该IP来开发芯片。不过，它也希望向台湾地区的设计服务公司出售该DSP内核，例如智原科技和创意电子公司。"我们知道IP业务的开展并不容易，所以强烈建议我们自己的工程师采用该IP来设计芯片。"张志伟表示，"由于IP是SoC的重要的关键元素之一，所以我们将尝试与设计服务公司合作，而不是去创建一家单纯的IP供应商。"

鉴于ITRI的背景，它最初将只向台湾地区的公司提供硬核。但软核提供给设计服务公司后，这些公司有可能会把该技术整合到面向全球销售的产品中去。张志伟预期年底便有交易发生，届时内核将完全成熟。不过他没有透露该DSP的价格。

ITRI SoC中心将继续支持并进一步开发该DSP内核，张志伟提到，中心拥有一支大约由130名硬件和软件工程师组成的技术团队，完全有能力沿着一条积极进取的道路大胆开拓，使自己成为台湾公司的可行选择。

这款新型DSP内核有25万个门电路，如果再加上总线和存储器接口以及DMA控制器，总门数将达35万。存储器包括32kB的指令缓存器和64kB的数据存储器。这种超长指令字架构使DSP能够每周期执行5条指令：一条标量指令和4条VLIW单指令、多数据指令。

PAC 1被划分为两个群集，每个群集各有一个运算单元和一个负载/存储单元。在运算单元中，两对16×16位的乘法器把数据馈入到一对40位累加器中。每一个负载/存储单元都有一个32位的累加器。

该DSP还可以成为双核RISC+DSP应用处理器的一部分。张志伟解释道，这种处理器系统能以30帧/秒的速度完成H.264基线解码，达到D1清晰度(平均136MHz)。VGA为122MHz，CIF为54MHz。在48kHz/128kbps下运行MP3算法需要10MHz。在无硬件加速的情况下，H.264编码能以30帧/秒达到CIF清晰度--添加硬件加速器将使门数加倍。要采用H.264以D1清晰度进行编码，还必须增加一个运动评估硬件加速器，以及一个熵编码硬件加速器。

作者：柯德林