芯片缓存体积缩小 Intel高性能新技术

日前在夏威夷举行的VLSI技术论坛上，Intel向外界展示了他们最新改进的FBC浮体单元（floating-body cell）技术，有望将处理器芯片内的缓存单元体积缩小数十倍，有望实现更高的数据存储密度。

早在2006年的IEDM会议上，Intel就展示过这项技术的构想。但两年后，Intel表示他们的技术已经进化了两代，对架构进行了大幅度修改，电荷改为水平存储，并使用了SOI绝缘硅技术打造出厚度仅22nm的硅基层。

目前处理器中的SRAM每个存储单元需要六个晶体管，而采用FBC技术仅需一个。同时，FBC由于不需要特殊电容，比嵌入式DRAM技术成本更低。目前Intel试制出的存储单元栅极长度在30nm，整个存储单元的面积为0.01平方微米，是目前Intel 45nm处理器中缓存单元体积的1/30。

该技术未来有望使用在15nm甚至更先进的制程技术中，只是目前Intel仅仅在单个存储单元中进行试验，尚未制造出大规模的FBC存储单元阵列。

另外，Intel在会上还展示了其芯片制造技术的最新进展，在去年45nm High-K金属栅极技术的基础上，今年又提出了"应变增强晶体管"技术，有望降低功耗32%，同时提高性能。