Altera推出业界首款Serial RapidIO Gen2

　　Altera公司近日宣布，开始提供业界第一款基于Serial RapidIO Gen2 FPGA的解决方案，进一步提高下一代3G和4G无线基站的带宽，链路更加灵活。Altera成功的实现了Stratix IV GX FPGA中的RapidIO MegaCore 功能IP内核与集成器件技术公司 (IDT) Serial RapidIO Gen 2交换机的互操作性。Altera成熟的Serial RapidIO Gen2解决方案为高性能通信系统中使用的链路射频卡、主机处理器和数字信号处理器等提供20-Gbaud基于数据包的互联功能，提高了系统带宽。

　　IDT通信业务部产品管理主任Stephane Gagnon评论说：“IDT非常高兴能够与Altera一起树立了这一RapidIO Gen 2器件的里程碑。我们共同的无线基础设施用户依靠IDT的RapidIO交换机来连接系统，而Altera的FPGA则作为3G和4G基站的硬件处理终端。我们的RapidIO Gen 2器件互通演示表明，无线以及军用、医疗和工业市场的用户能够充满信心的设计并实施可靠的系统。

　　Altera与IDT密切合作，实现了Serial RapidIO Gen2 IP内核与IDT 80HCPS1848交换机的互操作性，支持5 Gbaud到20 Gbaud的x1和x4配置。实现了这一可靠的Serial RapidIO Gen2解决方案后，无线市场的用户能够充满信心的设计并实施前沿的高性能系统。IDT提供一系列高性能、低功耗、低延时Serial RapidIO解决方案，是唯一能够提供Serial RapidIO Gen2交换机的供应商。

　　Altera公司产品规划主任Paul Ekas说：“Altera一直致力于支持最新的协议和行业标准，让用户尽早使用前沿技术。与主要的Serial RapidIO交换机供应商密切合作，我们能够为用户提供可靠的解决方案，实现下一代3G和4G无线基站，支持无线基础设施在全世界的部署。

　　供货信息

　　Altera提供全面的系统级可集成Serial RapidIO解决方案，包括，Serial RapidIO IP内核、参考设计和硬件开发平台。Altera的Serial RapidIO MegaCore功能，它是Altera设计套装的一部分，由Altera的Quartus II软件11.0提供支持。以加密IP或者源代码的形式提供IP内核，实现用户的完全控制。