微波EDA网,见证研发工程师的成长!
首页 > 通信和网络 > 通信网络业界新闻 > 网络流量飙增引发路由器新需求,思科投巨款押宝边缘路由器

网络流量飙增引发路由器新需求,思科投巨款押宝边缘路由器

时间:04-12 来源:电子工程专辑 点击:



F1: 思科Quantum Flow处理器性能对比。



需求推动更复杂处理器的发展


考虑到公共网络聚集了多个速度高达10Gbps且QoS参数各不相同的服务通道,其边缘路由器需要完成多种不同类型的任务。因而,即使是规模较小的路由器也需要使用非常复杂的处理器。


英特尔和Cavium Networks都已设计出了10G网络处理器,性能功能接近思科的产品。英特尔IXP 2800采用了16个可编程内核,可在卡上运行服务程序。新创公司Netronome正在开发一款20G产品。


Cavium的Octeon采用了16个MIPS内核,能够处理第4-7层的某些服务任务。它带有一个嵌入式模式匹配引擎,但需要片外TCAM来进行数据包分类。"对于思科,挑战在于如何把一个多核处理器转变为网络处理器。"Jayaram指出。


面向服务器的多内核型多处理器大多数(如果不是全部)是专门用于完成控制层面的操作,与之相比,思科公司的QFP更像是Cavium公司Octeon处理器的超大尺寸版,它的众多内核既完成控制平面的任务,也完成与数据路径有关的任务。


思科有100多位工程师参与这个设计项目,其中一些曾在AMD、Cyrix、英特尔和Sun担任过微处理器设计师,也有部分工程师来自思科的CRS-1内核路由器设计团队。这个项目组把思科的具体芯片设计推到了一个前所未有的高度。他们致力于电路设计和内存设计,自行完成芯片版图和RTL设计,甚至自己设计封装,创思科另一先河。


"我们最大的挑战之一是信号完整性,而封装对其影响举足轻重。"Jayaram表示,"设计拙劣的封装在功率和信号完整性方面会让你头痛不已,但从信号完整性的角度来看,我们的基板几乎是没有影响的。"


保持这个1.2GHz处理器反馈是另一个难题。思科选择了一种平面存储模型,利用第二代低延迟DRAM的多个信道和芯片内的多个存储模块。


"我猜想我们比其它技术使用了更多的片上和片外存储。"Jayaram称。


和某些采用TCAM(电信存取方法)分段存储库和其它存储结构的网络处理器相比,这种系统DRAM平面模型更便于器件实现简单的C代码编程。


该芯片的每内核支持多达4个线程,故能够弥补通信处理器因需要多次存储访问而产生的延迟的一部分。大多数计算机处理器每核只采用2个线程。


选择Tensilica而不是MIPS 或 ARM作为内核供应商曾是很冒险的决策。"它们相当类似,但当你深入了解网络处理的真实细节时,会发现Tensilica架构具有某些优势。"Jayaram提到。


这些内核链接在一个高效高性能交叉开关上,他表示。使用40多个内核的处理器一般转向更复杂的结构,比如网格。


在外部,该芯片带有4个10Gb的SPI 4.2端口,利用思科一项专有技术链接两个互连,可以实现数据率高达20Gbps的流量进出。该芯片的下一代版本将采用一种Interlaken互连衍生技术,流量进出芯片的速率将能达到40Gbps。


该芯片适用于树查找、哈希函数和大带宽/低延迟访问DRAM等关键通信任务。它的主要秘密武器在于采用了复杂的算法来灵活处理各种不同的内容流,比如其中部分可以直接通过,其它的被逐条处理。


板上的其它ASIC包括一些数据帧和常见小部件。思科在它的IOS路由器软件上增加了一个虚拟层,这样无需多个流处理器就可以提供系统容错冗余。


思科已为这一新路由器申请了42个相关专利,其中大部分是关于处理器的。


网络流量的快速上升将推动对新系统的需求,思科表示。该公司估计,全球IP需求将从2007年的每月7EB(exabyte)增长到2011年每月29Eb,其中部分增长来自于消费类视频,2011年的数字比2000年美国互联网主干网的流量总量大1,100倍。


该公司的新路由器受到了多家终端用户或潜在用户的支持,其中包括汉莎航空和金融公司Wachovia。思科在一次新闻发布会上曾引用一位电信高管的话,称路由器代表着未来运营商级网络所需要的一类设计。


"我们认为在网络边缘必需执行动态质量控制,以便灵活且安全地实现宽带服务和融合通信流量的汇聚。"Nippon Telegraph and Telephone公司执行副总裁Shin Hashomoto在一次特别声明中表示。


尽管ASR 1000包含了这种壮硕的QFP,但也并未取得可漫天要价的地位。鉴于思科公司已经在夸耀其两插槽ASR1000的价格优势(起始价格为3.5万美元),该公司可能已经做好了打价格战的准备。


思科公司的ASR 1000及其QFP处理器的推出,使得业界在路由分配方面看到两点倾向。其一,边缘路由器仍将比核心路由器更多地需要多层处理,尽管40和100Gbps的高速链接可能最先将在核心路由器中实现。其二,在什么程度上把控制层面和数据路径的功能结合到庞大的单个ASIC中,或在更为模块化的系统中把它们分配到多个刀片中,可能会取决于思科公司和Juniper公司在边缘路由器方面倾向采纳的经济模式。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top